新闻中心

EEPW首页 > 元件/连接器 > 设计应用 > 支持高性能应用的SRAM

支持高性能应用的SRAM

作者:■ Cypress公司 Kannan Srinivasagam时间:2005-04-27来源:eaw

一直是网络应用的重要组成部分,它可提高带宽,从而在许多高性能应用中起着主导作用。这些应用包括无总线时延 (NoBL)和四倍数据速率 (QDR) 等。就系统资源及内存带宽要求而论,分组处理对内存带宽的要求最高。分组处理块内部的多个功能以及其它存储功能要求采用不同的 架构。因此需要采用支持 的新型协议及架构,以满足这些网络系统的需求。
本文重点介绍针对网络应用提供的高级 SRAM 架构。此外,还介绍了如何区分采用不同 SRAM 架构的各种应用以及促使用户选择 SRAM 的标准。

网络应用中的SRAM
网络设备厂商提供了广泛的产品,从低端调制解调器到超高端核心路由器,这些产品为因特网注入了强大的动力。更高系统带宽的发展带来了内存组件的市场需求,这些组件针对网络应用进行了专门设计,以优化系统性能。网络应用具有各种 SRAM 要求。这些要求大不相同,具体取决于所需的系统性能。
SRAM 供应商提供了针对不同系统性能需求的各种架构。此外,它们在封装、工作电压以及 I/O 接口方面也存在区别。
现在,设备设计人员需要从一系列内存产品中进行选择,以找到最符合其性能与成本标准的器件。下面将针对设计人员必须满足的不同需求进行讨论。
SRAM 在网络中的应用(见图 1)可分为以下几个功能:
数据包缓冲区
数据包缓冲区的主要功能是存储数据包。所使用的内存应具有较高的带宽,从而要求更宽的 I/O 总线。首选内存通常为具有宽 I/O 接口的QDR/DDR/DRAM。
查找表
查找表内存的主要功能是存储 IP 地址及相关的端口地址,以便将数据包路由到端口。用于查找表的 SRAM 必须具有低时延随机存取以及较短的存取时间。当数据速率小于 10Gb/s时,首选内存通常为 NoBL SRAM;当数据速率大于 10Gb/s时,则为 QDR SRAM。
队列管理
队列管理内存的主要功能是保存并控制数据流。通常,内存存取的读/写比率为 1:1。用作队列/数据包管理内存的 SRAM 应具有低时延及较短的随机存取时间。对于低性能网络应用,内存选择通常为 NoBL;而对于高性能应用,则应移植到 QDR。
统计信息缓冲区
统计信息缓冲区的主要功能是保存有关该设备流量的统计信息。这些信息可能是几个字节,也可能是几个数据包。内存通常选用随机读/写。内存选择通常为 NoBL/QDR,具体取决于系统的性能要求。
控制、流量优化与计费
控制缓冲区的主要功能是根据决策来路由数据。控制缓冲区的存取通常是因为 I/O 总线太窄而引起的。对于低性能应用,内存通常选用NoBL;而对于高性能应用,则应移植到 QDR。

多种SRAM 架构满足网络内存要求
网络系统中使用的同步 SRAM 架构有许多种,包括管线猝发、直通 (Flowthrough)、无总线时延(管线/直通)和双倍数据速率SRAM,以及四倍数据速率SRAM 等。
同步管线与直通 SRAM
同步管线与直通 SRAM 已上市多年,最初是为 PC 高速缓存应用而开发的。它们通常用于低性能网络,主要是为了降低成本。管线与直通 SRAM 的主要缺点是:在进行读与写操作转换时,要求插入空闲周期。对于要求快速随机变换读与写内存存取的网络应用来说,这两种架构的效率极低。
无总线时延SRAM
NoBL 架构不必在读与写操作之间插入空闲周期,实现了 100% 的利用率,从而提高了总带宽。NoBL SRAM 同时支持管线与直通操作。在采用管线NoBL的情况下,写入数据操作将延迟 2 个周期。而对于直通 NoBL,其写入数据操作将延迟 1 个周期。延迟的写操作不需要空闲的周期,因此为连续或随机的读/写操作提供了相同的带宽。图 2  显示了采用管线 NoBL SRAM 的简单读/写存取过程。
经过精心设计,NoBL SRAM可在很短的时间内代替同步管线与直通 SRAM ,应用到高性能网络中。由于从同步过渡到 NoBL时只对控制器逻辑稍微作了些更改,因此移植到 NoBL SRAM非常简单。市场上还存在着其它类似的架构,如NtRAM 与 ZBT。
DDR/QDR SRAM
上面讨论的同步架构都只有单个数据速率,其中数据与控制信号是沿着时钟的上升沿触发,并且时钟每上升一次就传输一个字的数据。
为了实现更高的数据传输速率并最大限度地提高吞吐能力, DDR SRAM 应运而生。DDR 器件可同时沿着时钟的上升沿与下降沿传输数据。
为了避免出现争用总线的现象,通用 I/O 总线也分成了两条总线;一条用于读取,另一条用于写入,这就是QDR。
DDR/QDR SRAM 是针对新一代高速网络应用(例如工作频率在 200MHz以上的交换机以及路由器)的高性能 SRAM 架构。
图 3显示了SDR、DDR以及QDR的读/写存取过程。对于均衡的读取与写入操作,显而易见,当频率与 I/O 总线宽度相同时,QDR 可提供最高的带宽。
图4显示了均衡的读/写操作如何影响上述不同 SRAM 架构的带宽。
从图 4 及表 1 中可以明显地看出,如果接口中存在均衡的读/写操作,则独立 I/O (QDR) 的效率非常高。如果存在非均衡的读/写操作,则通用 I/O 接口 (DDR) 可获得最高的性能。
结语
本文介绍了针对网络应用提供的高级 SRAM 架构。根据时延、带宽要求以及读/写均衡可选择最佳的 SRAM 架构。■



关键词: SRAM 存储器

评论

技术专区

关闭