IP核技术资讯-电子产品世界网

“香山”IP核实现规模化应用，RISC-V产业迎新突破

近日，开源高性能RISC-V处理器核“香山”在产业落地方面取得了重要进展。据公开信息显示，第三代“香山”（昆明湖）IP核已实现首批量产客户的产品级交付，而集成第二代“香山”（南湖）IP核的国产GPGPU芯片也已正式亮相，...

香山 IP核 2025-08-05

智能无人设备从IP核到系统的全流程功能安全问题初探

随着诸如无人机、智能驾驶汽车、无人农机、各种专用和消费机器人等智能无人设备广泛进入我们的工作和生活，这些设备的功能安全问题成为了一个值得关注的重要话题。为了确保这些智能化和无人化设备的安全可控，设计师在进行系统开发的时候...

智能无人设备 IP核 2025-05-14

将ASIC IP核移植到FPGA上——如何测试IP核的功能和考虑纯电路以外的其他因素

本系列文章从数字芯片设计项目技术总监的角度出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时，必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必...

202409 ASIC IP核 2024-10-07

Arm中国大裁员：SoC、HPC两团队被裁人数最多

Arm是全球知名芯片架构企业，也是知名芯片IP核供应商。大部分IP核都可以直接向IP厂商采购获得，再由芯片设计企业在此基础上设计出自己的芯片。高通和华为即在Cortex-A系列处理器的基础上，设计出骁龙和麒麟芯片。就是这...

ARM中国芯片架构 2023-02-13

NVIDIA选用新思科技经验证DesignWare DDR IP核

重点：高质量DesignWare DDR PHY IP核为NVIDIA提供无与伦比的性能、延迟和电源效率DDR PHY支持DDR5/4的每个通道多个DIMM，满足NVIDIA的网络数据速率和内存容量要求基于固件的现场可升...

云计算 NVIDIA 2020-08-12

基于ARM Cortex-M3的SoC系统设计

本项目实现了一种基于CM3内核的SoC，并且利用该SoC实现网络数据获取、温度传感器数据获取及数据显示等功能。在Keil上进行软件开发，通过ST-LINK/V2调试器进行调试，调试过程系统运行正常。在Quartus-II...

FPGA IP核 2019-01-29

Cadence发布首款面向AI语音及音频处理优化的DSP产品—Tensilica HiFi 5 DSP

HiFi 5 DSP将基于神经网络的语音识别算法性能提高达4倍楷登电子（美国Cadence公司，NASDAQ：CDNS）今日发布面向音频和语音处理的Cadence® Tensilica®HiFi 5 DSP，是首款为高性...

HiFi 5 IP核 2018-11-14

基于IP核的PCI Express接口设计

现代测控系统和通信领域对数据传输速率的要求越来越高。相比PC 中其他技术的发展，总线技术的发展显得相对缓慢，总线性能已经成为制约系统性能发挥的...

现场可编程门阵列 DMA控制器 2018-08-29

FPGA开发之IP核：软核、硬核以及固核概念

IP(Intelligent Property)核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的...

FPGA IP核 2018-08-08

如何设计基于Avalon总线的可配置LCD控制器IP核？

基于NiosII 软核的SOPC(System ON Programmable Chip)是Altera 公司提出的片上可编程系统解决方案，它将CPU、存储器、I/O接口、DSP 模块以及锁相环(P...

Avalon总线 LCD控制器 2018-08-02

一种新型的LCD驱动电路IP核的总体设计

一种新型的LCD驱动电路IP核的总体设计-本文介绍了LCD的通用驱动电路IP核设计，采用自顶向下的设计方法将其划分为几个主要模块，分别介绍各个模块的功能，用VHDL语言对其进行描述，用FPGA实现并通过了仿真验证。该IP...

IP核驱动电路 2017-10-21

GPIB控制器软件的IP核设计方案详解

GPIB控制器软件的IP核设计方案详解-随着网络技术与通信技术的高速发展，测试仪器和测试技术发生了革命性变化，“网络就是仪器”确切地概括了测试仪器间的网络化发展趋势。...

IP核 GPIB 2017-10-21

FPGA实战开发技巧（13）

FPGA实战开发技巧（13）-基于IP的设计已成为目前FPGA设计的主流方法之一，本章首先给出IP的定义，然后以FFT IP核为例，介绍赛灵思IP核的应用。...

FPGA 赛灵思 2017-10-13

如何仿真IP核

本文介绍如何仿真IP核...

IP核 2017-06-06

SoC设计中的IP核保护方法研究

对现有主要IP核保护方法的原理和性能进行了研究分析,指出了各种方法的优缺点,同时指出了IP核保护方法的发展方向。随着集成电路的规模依据摩尔定律不断呈指数增长,目前已经可以将整个系统集成到一块单硅芯片上,片上系统(Sys...

片上系统知识产权核 2017-06-06

LabVIEW FPGA代码模块设计（IP核）

对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员，他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发，将使现有IP在未来应用...

LabVIEW 代码模块 2017-06-06

IP核互连策略及规范

摘要：IP核有关标准及IP核互连规范目前正处于一个发展的关键时期，受到了业界的普遍关注。本文就IP核互连采取的策略进行了分析，对目前几种使用较多的IP核互连规范作了介绍。...

片上系统SOC 片上总线（On-ChipBus） 2017-06-06

如何实现IP核心网的QoS

NGN作为一个面向未来网络业务应用，基于分组平台可以同时提供语音、数据、多媒体等综合业务的系统，成为各大运营商以及设备提供商关注的焦点。在影响NGN运营模式和运营收益的各种关键因素中，IPQoS特别是核心网的IPQoS...

IP核 2017-06-06

3-DES IP核的VerilogHDL设计

首先介绍了3-DES算法的加密/解密原理，在此基础上，采用流水线技术，设计了一种高速的3-DES加/解密IP核，并用VerilogHDL语言描述其中的各个模块。...

IP核流水线技术 2017-06-05

码长可变、纠错能力可调的RS码编码器设计

目前对RS 编码器的设计主要局限于单一码长和固定纠错能力的RS 码编码器设计。本文提出的这种码长可变、纠错能力可调的RS 编码器是把常用的RS (7, 3) 码、RS (15, 11) 码、RS (15, 9) 码在一个...

RS码编码器 IP核 2017-06-05

基于Nios II的过程控制实验装置的研究

利用SOPC强大的IP核和容易配置的优势简化设计流程。充分发挥NiosⅡ强大的并行处理能力。该系统主要涉及多个下位机与FPGA的通信问题。...

SOPC IP核 2017-06-05

基于FPGA的DDS IP核设计及仿真

以Altera公司的QuartusⅡ7．2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal TapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义...

直接数字频率合成 IP核 2017-06-05

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题，实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的...

IP核 SOPC 2017-06-05

MCUUSB设备控制器IP核的设计

本论文针对USB1.1 协议规范，本着自主开发USB控制芯片，把MCU 和USB 设备控制器用软核的形式集成在一块芯片上，微控制器我们是用14 位指令字长度，且是单字节指令和单周期指令，其核心指令只有 39 条，容易掌握...

USB控制芯片 IP核 2017-06-05

基于FPGA 的二维提升小波变换IP核设计

提出了一种高效并行的二维离散提升小波(DWT)变换结构，该结构只需要7 行数据缓存，即可实现行和列方向同时进行滤波变换。...

小波变换数据缓存 2017-06-05

基于NIOS Ⅱ软核处理器的的UART通信的实现

NIOS ⅡI软核处理器具有可裁减,配置灵活等优点。在实际使用中,可根据需求,构建最合适的处理器系统及外部接口而无需更改硬件电路或增加扩展芯片。它提供完备的数据通信协议,用户只需要使用相关的IP核即可得到所需的接口。针...

NiosII IP核 2017-06-05

面积优先的分组密码算法SMS4 IP核设计

对新分组密码算法SMS4进行了FPGA实现。所设计的SMS4算法的IP核主要包括具有加解密功能的非流水线式数据通路和实时产生子密钥的密钥扩展模块，并且支持电子密码本(ECB)和分组链接(CBC)两种工作模式。提出了一种不...

分组密码 IP核 2017-06-05

基于Nios II的扫描信号发生器IP核设计

本文根据NiosII嵌入式系统的Avalon总线规范，提出了一种可控震源扫描信号发生器IP核设计的方法，并详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软、硬件协同设计，实现了起止频率和扫描时长可调的线性升降...

Avalon总线 IP核 2017-06-05

基于Avalon-ST接口帧读取IP核的设计和应用

研究基于Avalon-ST接口帧读取的IP核设计应用，通过Avalon-ST接口将外部存储中不同格式的帧数据转化为视频流输出。根据Avalon总线协议及Avalon-ST视频协议研究设计方案，使用Verilog HDL语...

Avalon-ST IP核 2017-06-05

有功电能计量IP核的设计

对有功电能计量的数学模型进行了分析，给出了相应的IP核实现模型，并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。...

有功电能 CycloneII 2017-06-05

基于FPGA的二-十进制转码器设计

针对二进制转十进制(BCD)转码器的FPGA实现目标，提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计。...

BCD转码器 IP核 2017-06-05

基于片上多核系统的以太网接口的设计与实现

研究了以太网在多核系统中的数据通讯，设计了以太网IP核到MPSoC网络资源的硬件接口。阐述了设计中各模块的实现功能和设计方法，通过仿真和FPGA验证结果表明，以太网接口数据通讯具有实时和高吞吐率。实现了多核系统与网络数据...

IP核以太网 2017-06-05

μC／GUI在NiOSⅡ上的移植设计

为了使便携式心电监护仪实现友好的人机交互和更加方便的显示，这里提出一种GUI界面系统设计，就是在基于NiosⅡ处理器的嵌入式平台上实现μC／GUI的移植，使之实现系统功能。...

IP核 μC／GUI 2017-06-05

HDLC协议控制器的IP核方案及其实现

介绍了HDLC协议控制器的IP核方案及实现方法，分别对发送和接收模块进行了分析，给出了仿真波形图。该设计采用Verilog HDL语言进行描述，用ModelSim SE 6.0进行了功能仿真。...

IP核 Verilog 2017-06-05

基于IP的智能传感器SOC设计

利用SOC/IP芯片能组成完整的智能传感器系统。智能传感器传感参数可能是多种多样的。但从功能模块组成来讲，它主要包括数据采集模块、补偿与校正模块、数据处理模块、数据网络通信模块、人机界面和任务管理与调度模块等功能单元。从...

智能传感器系统 SoC 2017-06-05

SoC设计IP核选择策略

IP核可以两种形式提供给客户：软核和硬核。两种方式都可使客户获得在功能上经过验证的设计。软核也被称为可综合内核，需要由客户进行综合并在其SoC上实现。而硬核已完全实现(完成了版图设计)，可直接用于制造。(从技术上说，一种...

技术支持 IP核 2017-06-05

基于USB2.0和DDR2 SDRAM IP核的数据采集系统设计与实现

本文设计的高速数据采集系统是应用于芯片现场测试的实时数据采集系统，由于被测试芯片为250 MHz 8 bit的高速AD输出，因此，该数据采集系统的数据采集率是2 Gbps。为了达到实时、高速、海量的数据采集，该系统...

乒乓缓存数据采集 2017-06-05

通信接口免费IP核的应用

设计复用技术广泛应用于当代电路设计中以提高开发效率，其中ip核的使用是设计复用的主要方式之一。由于完善ip核的开发周期长且成本高，一些国际开源组织便致力于免费ip核的开发设计和维护。电路设计人员灵活使用这些免费ip核资源...

通信接口 IP核 2017-06-05

基于TSK3000A视频采集系统IP核设计

采用了32位微控制器TSK3000A、通用Wishbone总线规范IP核和BT656视频标准等。在FPGA软核设计时，采用了基于Openbus总线的系统设计方式，利用NB2开发验证平台，在Xilinx公司的Spartan...

TSK3000A TVP5150 2017-06-05

浮点矩阵相乘IP核并行改进的设计与实现

基于Altera浮点IP核实现浮点矩阵相乘运算时，由于矩阵阶数的增大，造成消耗的器件资源虽增加但系统性能反而下降的问题，针对现有IP核存在数据加载不连贯、存储带宽不均匀的不足，提出采用并行化数据存储、依据查找表加载数据和...

IP核浮点矩阵运算 2017-06-05