标签 Verilog HDL技术社区
Verilog HDL

Verilog HDL是一种硬件描述语言(HDL:Hardware Discription Language),是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。   Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。 查看详情>>

  • Verilog HDL资讯

基于Nios在液晶屏和触摸屏显示实验

Nios II Verilog 2025-01-22

NIOS II系统入门实验

Nios II uClinux 2025-01-22

如何在Nios II系统运行uClinux操作系统

Nios II uClinux 2025-01-22

NMPSM3软处理器

NMPSM3 FPGA 2024-09-20

用FPGA实现各种数字滤波器

FPGA 滤波器 2024-09-20

Verilog HDL基础知识9之代码规范示例

FPGA verilog HDL 2024-02-26
  • Verilog HDL专栏

如何快速生成Verilog代码文件列表?(内附开源C代码)

Verilog 文件列表 2023-01-13
相关标签