标签 verilog技术社区
Verilog

Verilog HDL是目前应用最为广泛的硬件描述语言.Verilog HDL可以用来进行各种层次的逻辑设计,也可以进行数字系统的逻辑综合,仿真验证和时序分析等。   Verilog HDL适合算法级,寄存器级,逻辑级,门级和版图级等各个层次的设计和描述.   Verilog HDL进行设计最大的优点是其工艺无关性.这使得工程师在功能设计,逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节,只需根据系统设计的要求施加不同的约束条件,即可设计出实际电路.   Verilog HDL是一种硬件描述语言(hardware description language),为了制作数字电路而用来描述ASICs和FPGA的设计之用。Verilog 的设计者想要以 C 编程语言为基础设计一种语言,可以使工程师比较容易学习。   Verilog 是由en:Gateway Design Automation公司于大约1984年开始发展。查看更多>>

  • verilog资讯

基于Nios在液晶屏和触摸屏显示实验

Nios II Verilog 2025-01-22

NIOS II系统入门实验

Nios II uClinux 2025-01-22

如何在Nios II系统运行uClinux操作系统

Nios II uClinux 2025-01-22

NMPSM3软处理器

NMPSM3 FPGA 2024-09-20

用FPGA实现各种数字滤波器

FPGA 滤波器 2024-09-20

Verilog HDL基础知识9之代码规范示例

FPGA verilog HDL 2024-02-26
  • verilog专栏

如何快速生成Verilog代码文件列表?(内附开源C代码)

Verilog 文件列表 2023-01-13

Verilog基础教程

夏宇闻主讲,Verilog概述;硬件描述语言HDL;Verilog HDL的历史;Verilog与VHDL的区别;软核、固核和硬核;Verilog设计方法;Verilog...