Questa One软件使用AI验证复杂的芯片设计

该套件由四个工具组成，旨在使用 AI 驱动的自动化来提高 IC 设计的生产力，以加速验证。

据西门子 EDA 数字验证技术副总裁兼总经理 Abhi Kolpekwar 称，ASIC 和 FPGA 设计的复杂性增加意味着首次流片成功率分别低至 14% 和 13%。更快的模拟器或发动机不足以减少流程和工作量以提高生产力，他继续介绍该套件。

该套件支持从 IP 到 SoC 系统的大型复杂设计，旨在扩展高级 3D-IC、基于小芯片的设计和软件定义架构。

该公司表示，第一个工具 Questa One 将覆盖率与通用验证方法约束的随机测试生成相结合，覆盖率比传统测试平台求解器快 50 倍。

DFT Simulation Acceleration 软件是专为测试而设计的工具，它使用并行仿真软件来加速门级 DFT 串行模式仿真。这与 Tessent 流式扫描网络 （SSN） 架构集成。

西门子报告称，Questa One Fault Simulation Acceleration 软件的性能提高了 48 倍，并支持功能安全和 DFT 故障仿真应用。它还支持 Tessent 中的用户定义故障建模 （UDFM） 功能。

为了提高生产力，Questa One Stimulus Free Verification 软件将引擎和统一应用程序相结合，将复杂开源 SoC 级参考设计的处理时间从 24 小时以上缩短到 1 分钟以内。它集成了 20 种无刺激分析、AI 和自动化，以提供诸如带有自动校正的 linting 和生成式 AI SVA 属性创建和验证等选项。

在公司收购 Avery 之后，它基于其 VIP 和高覆盖率一致性测试套件 （CTS） 整合了 Questa One Avery 验证 IP （VIP） 软件。Questa One Sim 上的相同 CTS、测试平台和激励可以在 Veloce CS 仿真和原型开发系统上重复使用。

Questa One 工具将于今年 6 月推出。该公司表示，早期采用者报告了智能创建、智能回归、智能分析、智能引擎和智能调试领域的阶跃函数增益。