基于FPGA高阶FIR滤波器的实现
加入技术交流群
式中。ceil代表向上取整。存储器的结构如图3所示。
由图3得到fi(i=0，1，2，…，N-1)的值，可直接进行后续的累加，在很大程度上节省累加器资源。由式(11)可知查找表的深度以2的幂指数增加，即滤波器的阶数增加n位，则ROM深度增加2n倍，若滤波器的阶数N很大，就会消耗很多的查找表资源。这种以2的幂指数递增的资源消耗是硬件资源不可接受的。为了克服DA算法的缺点，提出了改进型DA算法结构。
2．2．2 改进型DA结构
改进型DA结构是将滤波器系数平均放到多个存储器中，每个存储器形成一个LUT，然后将多个LUT的结果相加，并通过流水线寄存器来实现。图4为改进型DA结构图。
设滤波器的阶数N=PQ，则fi可变形为式(13)：
根据式(13)，fi的实现只需要P个深度为2Q的查找表，在很大程度上减少了存储器的地址空间，LUT的规模也随地址空间的减小而呈现指数减小。
由于FPGA的查找表结构一般为4输入，为了提高滤波器系统设计的效率，滤波器的阶数N为4的整数倍。假设滤波器系数N取64，将64个系数按不同的组合相加作为查找表的数据，数据用16 b有符号数表示。采用DA结构，需要的存储器地址空间为16×264b，显然这样规模的存储单元消耗是系统无法承受的。而采用改进型DA结构，若存储器的个数P=4，所需总的存储器地址空间为16×4×216=416 Mb。若存储器的个数P=8，所需总的存储器地址空间为16×8×28=32 Mb。由此可见，采用改进型DA结构可使设计规模显著减小，有效降低资源的消耗。
设滤波器为带通滤波器，窗函数为凯赛窗(Kaiser)，通带截止频率为0．65，0．75，阻带起始频率为0．55，0．85，通带和阻带的纹波系数为0．001，利用窗函数法设计，滤波器的阶数为64阶，其系数如图5所示，幅频及相频特性如图6所示。
评论