新闻中心

EEPW首页 > EDA/PCB > 新品快递 > CADENCE逻辑设计技术为亚太芯片设计商带来竞争优势

CADENCE逻辑设计技术为亚太芯片设计商带来竞争优势

——
作者:时间:2007-03-02来源:收藏
 宣布四家亚太芯片设计公司——Altek 公司、互芯集成电路有限公司(CoolSand Technologies)、韩国电子通信研究院(ETRI)以及 Moai电子公司已经选择具有全局综合技术的 Cadence® Encounter® RTL Compiler解决方案,以改良芯片设计,加快上市时间。Encounter RTL Compiler综合与Encounter Conformal® Equivalence Checker是Cadence Logic Design Team Solution的关键技术,搭配Cadence Engineering Services,帮助客户实现其设计进度和满足时序、面积及功耗需求。

  Altek 公司是台湾领先的系统厂商,着力于为数码相机市场提供一站式采购。该公司使用Encounter RTL Complier XL技术进行综合,并使用Enocunter Conformal Equivalence Checker XL技术对其使用某台湾晶圆厂0.13微米工艺的集成电路(IC)进行验证。“使用Encount  
er RTL Compiler,我们能够优化一个超过220万门规模芯片的时序和面积。”Altek公司ASIC业务部副总裁Simon Law说,“我们目前正在评估在今后的芯片中应用Encounter RTL Complier GXL综合所支持的多供应电压(MSV)和多模式功能,用于推动功能丰富但对低功耗极为渴求的便携成像系统的设计。”

  Encounter RTL Compiler与Encounter ConformalEquivalence Checker是Cadence Logic Design Team Solution的一部分。Encounter RTL Complier能够用更短的时间提供更小、更快、更酷的芯片,而Encounter Conformal Equivalence Checker是业界领先的独立的等效验证解决方案。




评论


相关推荐

技术专区

关闭