新闻中心

EEPW首页 > EDA/PCB > 业界动态 > Plunify的InTime设计优化软件可支持Altera 的FPGA和SoC

Plunify的InTime设计优化软件可支持Altera 的FPGA和SoC

作者:时间:2014-11-21来源:电子产品世界

  开创性软件供应商Plunify® Pte. Ltd.今日发布其支持的InTimeTM设计优化软件。

本文引用地址:http://www.eepw.com.cn/article/265762.htm

  Plunify的InTime软件借助于运算资源和机器学习技术,快速地生成解决设计问题的优化策略。

  软件和IP市场总监Alex Grbic说,“我们很高兴Plunify能成为我们的合作伙伴。与Plunify这样的公司合作使我们可以向客户提供更多相互支持的解决方案。”

  Plunify的InTime软件能为的客户提供更快投入生产的方法。结合Altera的Quartus® II软件,InTime对设计进行分析,并决定最佳的综合及布局布线策略。InTime内置了很高的智能,可以检查设计,并理解设计结果、FPGA器件和工具参数之间的互相关系,从而向用户提供综合及布线布局策略。举例来说,华为曾成功地在其生产流程中使用InTime,以满足多个设计的时序。

  从今年6月份开始,InTime使用统计建模和机器学习来增强对数据的分析能力,使其运行结果的质量得到大幅提高。而且,InTime还能够积累知识,用于后续设计中,也可以反复应用于修改后的同一设计。

  Plunify总裁Harnhua Ng评论道,“我们很高兴成为Altera生态体系的一部分。对共同客户的评估和基准测试结果都表明,InTime可以作为分析和管理多个FPGA设计编译的有效解决方案。用户对InTime的机器学习功能大加赞赏,因为每多运行一次都会使它变得更好。”



关键词: FPGA Altera SoC

评论

技术专区

关闭