2014中国集成电路设计年会：EDA厂商是撬动半导体行

工欲善其事，必先利其器。EDA行业虽然只占半导体产业整体市场份额的2%左右，但是把EDA厂商比喻为撬动整个半导体行业的杠杆也不为过。

如果工艺发展的不够快，EDA厂商还可以做什么?

最能挑动业界神经的，还是先进工艺节点的发展进度。进入深亚微米工艺以后，尤其是到现在的14、16nm制程，摩尔定律或许还有效，但是半导体的学习曲线可能已经遇到问题，单位面积上晶体管数量增长导致的成本下降速度已经没有过去那么快。先进工艺对于IC设计企业的成本压力也越来越大，EDA厂商是怎么应对先进工艺挑战，又如何帮助客户来降低研发成本的呢?

图一 半导体学习曲线

Mentor Graphics CEO Walden C. Rhines先生认为，先进节点工艺对于EDA厂商是机遇也是挑战，如果工艺停滞不前，则EDA工具厂商的收入也会受到影响。现在的先进工艺，例如 FinFET，对于成品率和测试的需求都要花费比以往多得多的人力物力来解决，Mentor针对先进工艺有完整的解决方案，例如Mentor的DFT工具对于FinFET测试验证支持就相当有力。

而对于现在设计公司成本上升的问题，Rhines先生指出，如果单指物理设计(physical design)并不存在这个问题，而且EDA核心设计软件的成本是随着整个半导体工艺演化成比例下降的。设计公司成本上升是现在复杂芯片设计需要大量资源投入到嵌入式软件与系统设计等方面，大规模芯片设计的成本上升主要是由于系统集成需要越来越多的人力资源，而不是因为工艺演进需要更大更快的EDA工具所造成的。每一个新节点的研发成本大约是旧节点研发成本的三倍，我们都知道半导体晶体管级别的成本不断下降是趋势，但是降低成本不仅只有缩小特征尺寸(feature size)这一种方法，有很多其他的方法可以降低晶体管的成本，减小尺寸只是其中之一。

图二 Mentor Graphics公司CEO Walden C. Rhines先生

Synopsys全球高级副总裁柯复华先生表示，EDA公司以往走在技术的最前沿，来驱动CMOS逻辑制程的演进，但是Synopsys很早就意识到晶圆厂在特殊工艺制程上面所做的努力。很多特殊制程虽然不是采用最先进的节点，想要做到那个地步其实不容易。很多技术，例如高压(High Voltage)、CMOS图像传感器(CMOS Image Sensor)等，对于驱动、电流的要求都不是很容易实现的。这些技术的发展也非常重要，与摩尔定律的区别仅在于这些技术不是由工艺尺寸减小而体现出来的。Synopsys针对这一趋势，在几年前已经开始调整，在优先保证对于最先进技术的需求做测试的同时，另外一方面也拉回来，对于过去比较成熟的工艺节点，例如90、65nm，从纯逻辑转换到特殊工艺制程也做了大量的支持工作，确保这个技术对客户有帮助。Synopsys在这方面也有很大的优势，就是其 IP部分，Synopsys很多研发工程师做的工作就是去满足客户对于特殊制程的需求，客户的需求驱动了Synopsys的发展。

像Wally(Walden Rhines先生)所讲，成本降低曲线是有问题的，实际上在20nm时大家就说这个曲线存在问题。但是为什么还有人要做14、16nm呢，问题就是14、 16nm对于大家来说是不值的，但是对需要14、16nm的极少数厂商来说是值得的。之所以有人愿意到14、16nm，是因为有某几颗IC有非常大的量，特殊工艺制程赶不上这个量。但是能够抢到这个市场份额的厂家，在整个生态系统中的能量是极大的，他们需要投入非常多的资源，不光靠芯片设计而已，大量的配套工作需要做，才能维持那么大的量。

“很多人可能会觉得EDA很无趣，EDA本身的确很无趣，可是如果从EDA串起来的整个行业角度来看，它是非常非常有趣的，努力的空间也非常大。” Cadence全球副总裁亚太区总裁石丰瑜先生说到，“只是集成电路行业不断的向前演进，EDA不跟着往前走，就没有未来。但是我们要往前走了以后再往后看才有趣”。比如现在大家都在往16、10、7nm走，谁也不知道接下来的脚步是越来越快还是越来越慢，不知道材料的演进是否能够配合工艺的发展速度，假设走得没有那么快的时候，那么大家就没有活干了吗?不见得，真的回头看可能会发现很多事情当时没有做好，现在可以把它做好，努力去做以后却发现，在旧的工艺节点，还能够再挤出20%的性能出来，还能够把功耗再降低一点，闷着头做了以后会发现客户在等着你。EDA接下来往先进节点走，必须要和客户深度结合。

“深度结合就是说，我们卖一套那么贵的软件给客户，如何帮助客户尽快熟练的应用起来。如果你花半年人家花三个月，那么你完了;软件有那么多的功能，还有很多可以调试的地方，你如果没有去调，闷着头按个钮出来以后就去流片，你倒霉了。所以我们怎么来帮你，你怎么来推动我们，逼着我们跟你一同成长，这是最重要的一点。”另一点就是对于老的节点，将来是否有力量再回过头去，把它精进与优化一下，让继续使用Cadence工具的人在老的节点上对于特定的应用也有更好的发挥。

快中求快、省而又省、精益求精 EDA厂商给IC设计企业的建议

“现在手机电脑等设备的生存周期越来越短，基本上每18个月用户就会换一部手机。”谈到IC设计公司的时间压力时， Synopsys中国区总经理/武汉研发中心董事总经理葛群先生这样说。他表示如果IC设计公司从设计芯片到流片成功需要花一年时间，再花半年到一年时间去进行软件的开发与优化，那么产品的上市时间根本满足不了市场的需要。所以现在的方法学是在芯片设计开始之前，已经着手进行软件开发工作。 Synopsys提供的Virtualizer工具可以虚拟化硬件来提早进行软件开发与优化，芯片回来后软件开发工作已经差不多结束了。通过这种新的设计方法可以把产品提早6~9个月上市。最好的一个案例是联发科，他们是全球最早研究出来用4个A7来实现四核方案的厂商，之前的四核方案至少是4个A9。联发科在使用Synopsys的这套系统以后发现使用A7乘四核来实现可以达到差不多的性能、更低的成本与更小的功耗，同时软件可以跑得更快。