新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 3D芯片封测准备就绪但成本需降低

3D芯片封测准备就绪但成本需降低

作者:时间:2013-12-02来源:semi收藏

  来自全球11个国家、超过200位的半导体封装技术专家,近日齐聚一堂探讨能有助于维持半导体技术创新步伐的中介层(interposer)与IC封装技术;专家们的结论是, 3D晶片堆叠技术已经准备就绪,但有需要再进一步降低成本。

本文引用地址:http://www.eepw.com.cn/article/198049.htm

  由美国乔治亚理工大学(Georgia Tech)封装研究中心(Packaging Research Center,PRC)所主办的第三届年度中介层技术研讨会上,来自Amkor、日月光(ASE)等半导体封装大厂的专家明确指出,他们已经准备好为以中介层基础的设计进行封装与测试;此外晶圆代工业者Globalfoundries也分享了与这些代工(OSAT)夥伴的相关合作策略细节。

  在其中一场由Qualcomm的3D晶片堆叠技术专家Matt Nowak主持的大型座谈中,有十几位与会专家讨论到与中介层相关的几个技术问题,以及许多业务方面的挑战,他们的结论是相关技术已经准备就绪,但需要降低成本。

  市场研究机构Yole Development 分析师Phil Garrou也同意以上看法;一位Altera代表以及材料供应商们则表示,焊垫(pad)与线间距需要进一步的改善,以实现更高的频宽支援未来的视讯应用。此外会中也讨论到RF、MEMS、感测器、被动元件与摄影机等应用的封装技术,还有来自学术机构的研发成果分享。

  许多大型半导体、设备与材料供应商代表都出席了这场会议,笔者是在2011年首次参加这个研讨会,对这段短短时间内产业界的技术进展印象深刻;不过可惜的是,在某一场主题的议程中,主持人问台下有多少听众来自IC设计公司,发现竟然只有一个。

  这个现象以及研讨会上一些类似的资讯证实了我的担心──在很多公司,管理阶层以及系统或IC设计工程师,仍认为中介层技术是属于封装领域才需要关心的主题,对他们的工作或是公司的未来没有影响或是影响有限。但我相信,高层主管们很快就会需要像是3D晶片堆叠这类新技术的风险评估报告,因为它们对业务带来的优势越来越广泛。

  编译:Judith Cheng

  (参考原文:3D Stacks Need Lower Costs, Broader Backing,by Herb Reiter;eda 2 asic Consulting总经理)



关键词: 3D芯片 封测

评论


相关推荐

技术专区

关闭