新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > quartus的IP仿真错误分析

quartus的IP仿真错误分析

作者:时间:2012-04-12来源:网络收藏
  1. 大家都知道可以直接拿来用的,大大节省了开发时间,而且其代码是绝对优化的;所有的前奏都操作成功,设置没什么问题,开始对生成的fft.vhd文件进行编译,点击Start Compilation,第一感觉:慢!编译很慢,应该是文件太庞大了吧,需要生成很多信息,在Status里观察进度,Full Compilation进行至80%,报错!

无奈,但没能通过EDA Netlist Writer,查找信息,简单六行:

本文引用地址:http://www.eepw.com.cn/article/149242.htm

主要

Error:Can''t generate netlist outout files because the fileC:/altera/72/ip/fft/lib/auk_dspip_math_pkg_fft_72.vhd is an OpenCore Plus time-limited file.

生成网表输出文件出错。OpenCore Plus time-limited ,在之前进行的一系列设置里(settings)ENA Netlist Writer options里选择的是第三方软件modelsim,缘故就出在此。在没有授权时opencore是不允许生成Netlist的,更改设置:settings里EDA Tool Settings —>Simulation选择“none”,重新编译,通过。

接下来,理清管脚关系,进行



关键词: 分析 错误 仿真 IP quartus

评论


相关推荐

技术专区

关闭