SoC为超大规模IC的必然趋势

　　如今片上系统(SoC)技术已成为当今超大规模IC的发展趋势，在移动通信终端以及消费电子产品中得到了广泛的应用。SoC的设计技术包括IP复用、低功耗设计、可测性设计、深亚微米的物理综合、软硬件协同设计等，包含三大基本要素：一是多核、低功耗的设计;二是多种类IP的重用与集成;三是针对多种应用的可重配置软件。SoC设计面临的技术挑战不仅与此相关，同时也需要设计公司、EDA工具供应商、晶圆制造厂等的通力协作。

　　新验证和互连技术应对挑战

　　“多类IP的重用与集成”是缩短SoC产品上市时间的一个重要手段。一个典型的SoC可能包含应用处理器、数字信号处理器、存储器、控制器、外设接口等多种模块。有了这些IP，设计者就可以将所有的IP模块组合成为一个高效的SoC系统。所以，SoC的设计可以大致归纳为寻找合适的IP、设计关键模块、组合IP模块，设计难题也源于此。

　　Cadence中国区总经理刘国军对《中国电子报》记者表示：“随着芯片设计采用更先进的工艺技术，芯片规模越来越大，对IP的需求越来越多，IP的重要程度也越来越高。目前有不同的IP来源和不同的代工厂，如何集成和验证IP特别是验证IP的质量，成为大规模SoC设计中一个越来越重要的问题。”而中星微电子CTO杨晓东也指出，SoC芯片复杂，很多功能精确定义较难，不少功能是以软硬件配合实现的，验证工作是一个巨大挑战。刘国军表示：“产业界需要重点解决两大问题：一是指定晶圆代工厂如何验证IP，了解它的可靠性;二是如何知道IP的质量。”

　　晶圆代工厂是解决这一问题不可或缺的角色。中芯国际集成电路制造有限公司总裁兼首席执行官王宁国指出，IP库的建设必须以终端市场及应用为第一指标，除了低功耗和高性能之间的权衡之外，各种不同的应用领域如手机或个人电脑也需要不同应用的IP。中芯国际在IP库建设方面的整体投资方向是以中国市场为导向的，IP除了自主研发外，还吸收市场上成熟的IP。中芯国际会对IP进行严格的工艺验证，以确保其质量与一致性。

　　同时，SoC中各种IP之间的通信变得极为复杂，解决SoC与外部DRAM子系统之间的互连堵塞问题成为中国IC设计企业面临的瓶颈。SONICS公司首席执行官Grant Pierce对《中国电子报》记者表示，由于中国IC设计公司设计的消费电子SoC集成了CPU、DSP、音视频等IP，这些IP共享外部同一个DRAM子系统，这会出现互连堵塞。而且，随着视频应用需求的快速增加，这种堵塞变得越来越严重。Grant Pierce还指出，大规模SoC设计面临的一大挑战还在于最大可能地降低系统成本，在SoC的成本构成中绝大部分来自DRAM，因此要降低成本，就要提高DRAM的使用效率，减少其使用数量。SONICS针对此研发了MemMax AMP软IP产品，可大幅提升存储器带宽的利用率，帮助中国IC设计公司克服存储器子系统的瓶颈问题。

　　低功耗设计要从RTL开始

　　SoC设计理念还有一大要素是多核、低功耗，它是SoC的优势所在。“SoC设计需要考虑数字、模拟、射频电路的混合，考虑封装、功耗、散热等挑战。”中星微电子CTO杨晓东提到。SoC的典型工作频率一般都在几十兆到几百兆赫兹，本身的功耗就比通用处理器小很多。此外，它还可以通过芯片架构、软件的优化以及合适工艺的选取等种种控制策略，降低SoC的功耗。

　　在低功耗设计上，刘国军强调，真正的低功耗设计从RTL就应该开始，这一点非常关键。他进一步解释说，从前端就开始优化的效果与到后端才开始优化是非常不同的。如果等到芯片实现的时候再考虑功耗优化问题，这时所能降低功耗的程度就很有限了。而从前端设计就开始考虑功耗优化，那么到了后端，这种效果就会成倍地显现出来。在这一理念之下，Cadence建立了完整的低功耗设计流程，在每个环节都提供低功耗的设计方法和工具。而Cadence的低功耗验证流程在逻辑和实现等环节都会考虑功耗问题，目前这一设计流程在移动设备芯片的设计上获得了成功。