标签

Active-HDL技术社区

Active-HDL

Active-HDL技术社区为您提供最新的Active-HDL相关技术资讯、Active-HDL的技术资料、Active-HDL的电路设计方案、Active-HDL的视频资料、Active-HDL的相关元器件资料以及Active-HDL的技术应用。

全部资讯资料视频电路论坛

Active-HDL资讯

Verilog HDL基础知识9之代码规范示例

2.Verilog HDL 代码规范模板示例//******************************************************** // // Cop...

FPGA verilog HDL 2024-02-26

Verilog HDL基础知识9之代码规范

1.RTL CODE 规范1.1标准的文件头在每一个版块的开头一定要使用统一的文件头，其中包括作者名，模块名，创建日期，概要，更改记录，版权等必要信息。统一使用以下的文件头：其中*为必需的项目//***********...

FPGA verilog HDL 2024-02-26

Verilog HDL基础知识8之综合语句

可综合语句1.要保证Verilog HDL赋值语句的可综合性，在建模时应注意以下要点：2.不使用initial。3.不使用#10。4.不使用循环次数不确定的循环语句，如forever、while等。5.不使用用户自定义原...

FPGA verilog HDL 2024-02-22

Verilog HDL基础知识7之模块例化

Verilog使用模块（module）的概念来代表一个基本的功能块。一个模块可以是一个元件，也可以是低层次模块的组合。常用的设计方法是使用元件构建在设计中多个地方使用的功能块，以便进行代码重用。模块通过接口（输入和输出）...

FPGA verilog HDL 2024-02-21

Verilog HDL基础知识6之语法结构

虽然 Verilog 硬件描述语言有很完整的语法结构和系统，这些语法结构的应用给设计描述带来很多方便。但是 Verilog是描述硬件电路的，它是建立在硬件电路的基础上的。有些语法结构是不能与实际硬件电路对应起来的，比如 ...

FPGA verilog HDL 2024-02-21

Verilog HDL基础知识4之阻塞赋值 & 非阻塞赋值

阻塞赋值语句串行块语句中的阻塞赋值语句按顺序执行，它不会阻塞其后并行块中语句的执行。阻塞赋值语句使用“=”作为赋值符。例子阻塞赋值语句 reg x, y, z; reg [15:0...

FPGA verilog HDL 2024-02-20

查看更多>> Active-HDL视频

Active-HDL资料

Active-HDL论坛

10-21 Altera推荐的HDL代码风格2014.pdf

zxopenljx|浏览：1344|回复：1| 船长demons 2020-10-21 20:50:48

05-06 分享concept HDL学习资料

angelazhang|浏览：2171|回复：0| angelazhang 2015-05-06 18:42:14

08-04 新手自己总结的HDL设计流程（菜鸟一枚只求大神更正不对之处）

Aiby2013|浏览：2517|回复：1| jackwang 2014-08-05 10:22:59

08-15 FPGA设计经验谈

renazan2000|浏览：4797|回复：3| friends 2013-08-15 15:46:42

08-09 玩转FPGA必备基础

renazan2000|浏览：3487|回复：1| xqh518 2013-08-12 19:09:58

08-02 《设计与验证：Verilog+HDL》--这本书让你强化你的代码风格，迈向准高手必读

zhuwei0710|浏览：89732|回复：307| fengtian000 2024-04-02 23:35:39

07-23 XHDL_4.21PJB软件

renazan2000|浏览：3694|回复：2| hhqisuper 2020-08-21 13:53:10

06-08 CPLD DIY申请帖

wangshuzheng|浏览：2999|回复：1| 51FPGA 2013-06-08 21:11:58

更多 技术趋势

存储芯片市场走势分化：DRAM强势不改，NAND面临修正压力

iPhone DUO与屏下摄像头技术：从折叠屏试水到真全面屏时代还有多远？

四天两次“官宣”，AGI真的来了？

HBM4E的供应链革命：台积电太贵，CoWoS太少

电子布再掀涨价潮，AI算力重塑定价逻辑

更多 最新动态

更多 培训课堂

更多 资源下载

计算机智能卡登录系统说明书

时间：: +立即下载2026-09-03

超声波测距仪源代码

时间：: +立即下载2026-09-02

赋予机器视觉之眼，安森美（onsemi）面向无人机与机器人智能感知的技术指南

时间：: +立即下载2026-09-02

简易超声波测距工程文件

时间：: +立即下载2026-09-01

数明半导体多通道数字隔离器

时间：: +立即下载2026-08-31

更多 最新帖子

【S32K3学习整理】使用 LPUART 的loopback 模式实现核间通讯

andeyqi|浏览：72|回复：0

STM32L562E-DK解密小米LYWSD03MMC温湿度计

lulugl|浏览：90|回复：0

GroveCreatorKit套件+模拟信号输入模块通用代码测试

wuyu4001|浏览：91|回复：0

【E22P-433MBH-SC无线模块开发测试套件】以菜单方式控制LED的成果贴

jinglixixi|浏览：137|回复：0

惠海H6244A40V降压芯片方案分享：40V2.5A36V降5V24V降3.3V小封装

18925872560|浏览：111|回复：0

【E22P-433MBH-SC无线模块开发测试套件】二次开发贴

jinglixixi|浏览：249|回复：0

相关标签

Active-HDL

Active-HDL

Verilog HDL基础知识9之代码规范示例

Verilog HDL基础知识9之代码规范

Verilog HDL基础知识8之综合语句

Verilog HDL基础知识7之模块例化

Verilog HDL基础知识6之语法结构

Verilog HDL基础知识4之阻塞赋值 & 非阻塞赋值

【中文讲解】Vivado UltraFast 设计方法

Active Object技术讲解

有源低音控制转换器电路-Active Bass Trem

Active High-Voltage Transient

Altera推荐的HDL代码风格2014.pdf

Verilog HDL数字设计与综合夏宇闻译（第二版）.rar

Verilog-HDL实践与应用系统设计-210页-18.0M.rar

王金明：《Verilog HDL 程序设计教程》及配套源码.rar

王金明：《Verilog HDL 程序设计教程》及配套源码.rar

Design Entry HDL原理图分册教程.pdf

verilog HDL 教程

A Verilog HDL Test Bench Primer

从零开始学CPLD和Verilog+HDL编程技术

设计与验证：Verilog+HDL(清晰带书签)

开启增强现实 (AR) 智能眼镜音频、电源与视频创新之路

领航48V新篇章：Allegro“智驱+感知”解决方案战略规划

手持万用表的日常校准和调整

借助组合式电量计提升精度并缩减系统占用空间