标签 ABEL-HDL技术社区

ABEL-HDL

ABEL-HDL是一种支持各种不同输入方式的HDL,其输入方式即电路系统设计的表达方式,包括布尔方程、高级语言方程、状态图和真值表。   ABEL-HDL被广泛用于各种可编程逻辑器件的逻辑功能设计,由于其语言描述的独立性,以及上至系统、下至门级的宽口径描述功能,因而适用于各种不同规模的可编程器的设计。如DOS版的ABEL3。0软件可对GAL器件做全方位的逻辑描述和设计,而在诸如Lattice的ISP EXPERT、Data I/O的Synario、Vantis的Design-Direct、Xilinx的Foundation和Web-pack等EDA软件中,ABEL-HDL同样可用于更大规模的FPGA/CPLD器件功能设计。查看更多>>

  • ABEL-HDL资讯

Verilog HDL基础知识9之代码规范示例

FPGA verilog HDL 2024-02-26

Verilog HDL基础知识9之代码规范

FPGA verilog HDL 2024-02-26

Verilog HDL基础知识8之综合语句

FPGA verilog HDL 2024-02-22

Verilog HDL基础知识7之模块例化

FPGA verilog HDL 2024-02-21

Verilog HDL基础知识6之语法结构

FPGA verilog HDL 2024-02-21

Verilog HDL基础知识4之阻塞赋值 & 非阻塞赋值

FPGA verilog HDL 2024-02-20
zxopenljx|浏览:1241|回复:1| 船长demons 2020-10-21 20:50:48
angelazhang|浏览:2095|回复:0| angelazhang 2015-05-06 18:42:14
renazan2000|浏览:4563|回复:3| friends 2013-08-15 15:46:42
renazan2000|浏览:3322|回复:1| xqh518 2013-08-12 19:09:58
renazan2000|浏览:3558|回复:2| hhqisuper 2020-08-21 13:53:10
wangshuzheng|浏览:2825|回复:1| 51FPGA 2013-06-08 21:11:58
相关标签