ABEL-HDL
ABEL-HDL是一种支持各种不同输入方式的HDL,其输入方式即电路系统设计的表达方式,包括布尔方程、高级语言方程、状态图和真值表。
ABEL-HDL被广泛用于各种可编程逻辑器件的逻辑功能设计,由于其语言描述的独立性,以及上至系统、下至门级的宽口径描述功能,因而适用于各种不同规模的可编程器的设计。如DOS版的ABEL3。0软件可对GAL器件做全方位的逻辑描述和设计,而在诸如Lattice的ISP EXPERT、Data I/O的Synario、Vantis的Design-Direct、Xilinx的Foundation和Web-pack等EDA软件中,ABEL-HDL同样可用于更大规模的FPGA/CPLD器件功能设计。查看更多>>