首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cadence

cadence 文章 进入cadence技术社区

Cadence获得TSMC 7nm工艺技术认证

  •   楷登电子(美国 Cadence 公司,NASDAQ: CDNS)今日正式宣布与台湾积体电路制造股份有限公司(TSMC)取得的多项合作成果,进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数字签核与定制/模拟电路仿真工具获得TSMC 7nm工艺 v1.0设计规则手册(DRM)认证及SPICE认证。合作期间,Cadence开发了包括多种解决方案的全新工艺设计包(PDK),进一步实现功耗、
  • 关键字: Cadence  7nm  

Cadence与TSMC合作12FFC工艺技术,驱动IC设计创新

  •   楷登电子(美国 Cadence 公司)今日正式公布其与台湾积体电路制造股份有限公司(TSMC)全新12nm FinFET紧凑型(12FFC)工艺技术开发的合作内容。凭借Cadence® 数字与Signoff解决方案、定制/模拟电路仿真解决方案及IP,系统级芯片(SoC)设计师可以利用12FFC工艺开发正在快速发展的中端移动和高端消费电子应用。上述应用对PPA性能(功耗、性能和面积)的要求更高,为此,Cadence正与12FFC工艺的早期客户开展紧密合作。  Ca
  • 关键字: Cadence  TSMC  

Cadence携手CommSolid开发全新NB-IoT基带IP,进军移动IoT市场

  •   楷登电子(美国 Cadence 公司)今日宣布,将与移动IoT公司CommSolid展开合作,为超低功耗移动通讯环境开发度身定制的全新基带 IP,并结合最新发布的 3GPP 窄频带物联网(NB-IoT)通讯标准,发力迅速发展的移动IoT市场。  CommSolid将单颗Cadence® Tensilica® Fusion F1 DSP与其最新CSN130基带解决方案集成,用于超低功率modem运行;以及包括语音触
  • 关键字: Cadence  NB-IoT  

Methods2Business 使用Cadence Tensilica DSP成功打造首款可扩展Wi-Fi HaLow MAC

  •   楷登电子(美国 Cadence 公司)今日宣布,Methods2Business(M2B)的全新Wi-Fi HaLow™ MAC IP搭载Cadence® Tensilica® Fusion F1 DSP。该可授权IP为智能家居、智能城市和工业应用领域的SoC量身打造,是采用电池供电传感器节点的理想解决方案。凭借Fusion F1 DSP,M2B得以在实现IEEE 802.11ah&
  • 关键字: Cadence  Wi-Fi  

EDA行业及这三大EDA工具厂商你了解多少?

  • EDA是IC 设计必需的、也是最重要的武器。随着IC设计复杂度的提升,新工艺的发展,EDA行业有非常大的发展空间。
  • 关键字: EDA  Cadence  

Cadence推出用于早期软件开发的FPGA原型验证平台Protium S1

  •   楷登电子(美国 Cadence 公司)今日发布全新基于FPGA的Protium™ S1原型验证平台。借由创新的实现算法,平台可显著提高工程生产效率。Protium S1与Cadence® Palladium® Z1企业级仿真平台前端一致,初始设计启动速度较传统FPGA原型平台提升80%。Protium S1采用Xilinx® Virtex™ UltraScale™ FPGA技术,设计容量比上一代平台提升
  • 关键字: Cadence  Protium S1  

Cadence发布业界首款已通过产品流片验证的Xcelium并行仿真平台

  •   楷登电子(美国 Cadence 公司)今日发布业界首款已通过产品流片的第三代并行仿真平台Xcelium™ 。基于多核并行运算技术,Xcelium™ 可以显著缩短片上系统(SoC)面市时间。较Cadence上一代仿真平台,Xcelium™ 单核版本性能平均可提高2倍,多核版本性能平均可提高5倍以上。Cadence® Xcelium仿真平台已经在移动、图像、服务器、消费电子、物联网(IoT)和汽车等多个领域的早期用户中得到了成功应用,并通过产品流
  • 关键字: Cadence  Xcelium  

Cadence与西安电子科技大学携手共建集成电路设计培训中心

  •   楷登电子(美国 Cadence 公司)与西安电子科技大学共同宣布,Cadence将与西安电子科技大学携手共建集成电路设计培训中心(下称“联合培训中心”),并在西安电子科技大学隆重举行了西电、CSIP、Cadence战略合作会议暨联合培训中心揭牌仪式。西安电子科技大学副校长李建东和Cadence全球副总裁兼亚太区总裁石丰瑜先生,与陕西省工业和信息化厅电子信息处处长高翔和工业和信息化部软件与集成电路促进中心集成电路处负责人霍雨涛共同为联合培训中心进行揭牌。在揭牌仪式之后,西安电子科
  • 关键字: Cadence  集成电路  

展讯使用Cadence Innovus设计实现系统加速设计效率

  • 益华电脑(Cadence Design Systems, Inc.)宣布,展讯通讯(上海)公司(Spreadtrum Communications (Shanghai) Co., Ltd.,)运用全新的 Cadence Innovus 设计实现系统,大幅缩短数百
  • 关键字: 展讯  Cadence   

加强产业协作,布局生态创新 ARM宣布在中国重庆多项战略合作

  •   ARM®今日宣布加强在中国的战略部署,与重庆市政府、重庆仙桃数据谷达成多项协议,建立合作计划,共同推进重庆仙桃数据谷电子产业创新生态圈建设。当日,双方共同为位于仙桃数据谷的ARM生态产业园揭幕;并宣布成立重庆地区ARM生态集成电路人才培养与产学研协同创新联盟,建立重庆ARM生态产业技术人才实训中心;此外,由ARM和中科创达共同投资的创业加速器安创空间宣布其重庆公司开业,正式落户重庆仙桃数据谷ARM生态产业园。              A
  • 关键字: ARM  Cadence  

Cadence发布完整数字与签核参考流程用于Imagination Technologies公司PowerVR Series7 GPU

  •   Cadence设计系统公司今日宣布,正式交付完整的数字与签核参考流程,用于Imagination Technologies (IMG.L)公司PowerVR Series7图形处理单元(GPU)。采用此高度集成的Cadence® 参考流程,550万实例的完整合成与设计实现可在2.5天完成。对比上一代Cadence设计流程,产品开发设计时间缩短1倍以上。同时,采纳新参考流程后,芯片面积平均缩小3%,Imagination最复杂的组块面积可缩小达7%。   此参考流程操作简单,仅需单次执行;同时
  • 关键字: Cadence  GPU  

仿真加速划时代的产品——Palladium Z1企业级仿真平台发布

  •   Cadence作为全球EDA电子设计自动化领导厂商,其Palladium平台自2001年推出以来,给众多系统芯片开发商在提高设计水平、验证以前无法实现的性能与扩展性方面带来了巨大的帮助。今天,Cadence正式推出Cadence Palladium Z1企业级硬件仿真加速平台。  Palladium Z1:业内第一个数据中心级硬件仿真加速器  据介绍,这是业内第一个数据中心级硬件仿真加速器,仿真处理能力是上一代产品(Palladium XP II)的5
  • 关键字: Cadence  Palladium   

三大新技术能否改善IC设计中的功耗、性能和面积?

  •   两岸的IC设计公司在先进制程节点晶片设计和其复杂度的进展令全球半导体界瞩目。于此同时,对领先EDA工具的需求也持续上升。   Cadence在今年上半年推出了Innovus设计实现系统,称其为新一代的实体设计实现解决方案,使系统开发人员能够在先进的16/14/10奈米FinFET制程以及其他成熟的制程节点上交付最佳功耗、性能和面积(PPA)指标的设计。   2015年10月中旬,我拜访了Cadence位于美国矽谷的总部,与Cadence公司设计实作产品事业部的产品管理总监Vinay Patward
  • 关键字: Cadence  IC设计  

Cadence中国用户大会 CDNLive八月上海盛大召开

  •   全球电子设计创新领先公司Cadence设计系统公司 (Cadence Design Systems, Inc.)宣布:将于8月13日(星期四)在上海浦东嘉里大酒店举办一年一度的中国用户大会——CDNLive China 2015!以“联结,分享,启发!”为主题的CDNLive大会将集聚超过700位IC行业从业者,包括IC设计工程师、系统开发者与业界专家,将分享重要半导体设计领域的解决方案和成功经验,让参与者获得知识、灵感与动力,并为实现高阶半导体芯片、S
  • 关键字: Cadence  SoC  

下一代Cadence JasperGold 效能增15倍

  •   益华电脑(Cadence)推出下一代Cadence JasperGold形式验证平台,此新型形式验证解决方案将Cadence Incisive形式与JasperGold技术整合为单一平台,与以往解决方案相比,效能可增加至15倍。此外,整合至Cadence系统开发套装(Cadence System Development Suite)后,JasperGold技术可缩短验证时程达3个月。        JasperGold形式(formal)与形式辅助技术整合至Cadence系统开发套
  • 关键字: Cadence  JasperGold  
共358条 6/24 |‹ « 4 5 6 7 8 9 10 11 12 13 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473