首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> asic ip核

asic ip核 文章 进入asic ip核技术社区

新型MCU实现带DRM的单芯片数字音频解码器

  •   近几年,数字音频市场发展非常迅速。独立式音频与多媒体播放器近几年已成为数字音频市场的主流。数以百万计的消费者都在想办法将其便携式播放器与家用音响和车载立体声音响进行最佳连接。这激励着目前的家用和车载音频设备厂商为迎接数字时代的到来而开始准备他们的HiFi系统。为了满足人们对播放器不断提高的要求,市场上也出现了大量芯片或芯片组。但这些进入数字音频市场的芯片往往有很多缺陷,问题就出在合适处理硬件的选择方面。   传统解决方案   有些厂商试图将计算机的一些组件用于音频或多媒体播放器。尽管这些组件在一台
  • 关键字: 数字音频  ASIC  NAND  

业界容量最大的ASIC原型电路板采用了Altera Stratix III器件

  •    2008年11月11号,北京——Altera公司(NASDAQ: ALTR)今天宣布,Dini集团在其业界容量最大的单板FPGA原型引擎中采用了具有340K逻辑单元(LE)的Stratix® III EP3SL340 FPGA。DN7020K10采用了1,760引脚封装的20片EP3SL340 FPGA,每个器件提供1,104个用户I/O,容量等价于5千万ASIC逻辑门。客户设计无线通信、网络和图形处理应用等定制ASIC时,可以利用这一超大容量原型电路板来验
  • 关键字: Altera  Dini集团  Altera Stratix III FPGA  ASIC  

如何仿真IP核(建立modelsim仿真库完整解析)

  •   IP核生成文件:(Xilinx/Altera 同)   IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit->Language Template->COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库的模块,仿真时该文件也要加入工程。(在 ISE中点中该核,在对应的 processes 窗口中
  • 关键字: IP核  

Achronix推出全球速度最快的FPGA

  •   日前,Achronix 半导体公司宣布全球速度最快的 FPGA 现已开始供货。Speedster 系列的首款产品为 SPD60,该产品系列的速度可达 1.5 GHz,性能比现有 FPGA 提高了 3 倍。   参加 Achronix 早期试用合作的客户已经利用 Speedster 在需要类似 ASIC 性能的应用中取得了重大成功,这些应用包括网络、电信、测试与测量、加密以及其他高性能应用。Speedster 系列 FPGA 非常适用于上述各应用类型。   Achronix 与领先的合成技术厂商合作
  • 关键字: FPGA  Achronix  半导体  ASIC  

芯片是提升产业竞争力之本

  •   芯片是一个产业链的终结,也是另一个产业链的开始,而产业链起点的高度往往决定了产业整体发展的高度。   近日,在安捷伦公司的数字测量论坛上,虽然大会的主题是数字设计测量的未来发展,但安捷伦着力和大家分享的却是自己在示波器产品设计方面的理念和经验。安捷伦强调,要开发出高性能示波器必须具有自己开发专用芯片的能力,安捷伦可以在将示波器作为重点的这几年取得高速增长,根本在于原有的RF设计能力大幅提升了示波器产品的性能,使之快速赶上竞争对手的产品,即示波器产品的突破来源于芯片技术的提升。   一个以测试仪器为
  • 关键字: 芯片  ASIC  数字测量  安捷伦  200809  

基于单片机和CPLD的数字频率计的设计

  •   引言   在传统的控制系统中,通常将单片机作为控制核心并辅以相应的元器件构成一个整体。但这种方法硬件连线复杂、可靠性差,且在实际应用中往往需要外加扩展芯片,这无疑会增大控制系统的体积,还会增加引入干扰的可能性。对一些体积小的控制系统,要求以尽可能小的器件体积实现尽可能复杂的控制功能,直接应用单片机及其扩展芯片就难以达到所期望的效果。   复杂可编程逻辑器件(CPLD)具有集成度高、运算速度快、开发周期短等特点,它的出现,改变了数字电路的设计方法、增强了设计的灵活性。基于此,本文提出了一种采用Alt
  • 关键字: CPLD  开发环境  单片机  元器件  VHDL  ASIC  

eASIC推出新一代45nm结构化ASIC

  •   半导体调研机构Gartner多年来一直在跟踪ASIC设计项目数量,其趋势已经无疑被认定向下。最新技术的ASIC设计费用已经上升到一个很高点,以致许多中小规模的公司用不起而只能采用FPGA。而ASIC只有依靠正在研发的各种降低其设计费用的新方法才有希望挽回颓势。   拥有独特的过孔层布线定制专利技术以及零掩模费和无最低订货量限制的新结构化ASIC平台供应商eASIC在其90nm Nextreme ASIC产品的基础上,又发布了其新一代Nextreme-2系列产品。Nextreme-2系列是目前市面上唯
  • 关键字: ASIC  FPGA  信号处理  富士通  

世芯、SONY半导体合作提供先进封装方案

  •   世芯电子(Alchip Technologies)日前宣布与SONY半导体事业部(SONY Semiconductor Group)成为封装技术的合作伙伴,以提升其全球客户在先进SoC/ASIC解决方案方面的服务。   世芯总裁暨执行长关建英表示,今天的产品需要最小芯片尺寸、增加内存容量以及整合不同种类的内存在多芯片封装(Multi-Chip Package)上。透过SONY的先进技术以及世芯缩短产品上市时程的能力,我们将能协助客户使用更先进的解决方案。   世芯电子主要业务包含供多元化晶圆厂选择
  • 关键字: 封装  世芯  SONY  SoC  ASIC  

基于SOC应用的运算放大器IP核设计

  • 摘要:基于SOC应用,采用TSMC 0.18μm CMOS工艺,设计实现了一个低电压、高增益的恒跨导轨到轨运算放大器IP核。该运放采用了一倍电流镜跨导恒定方式和新型的共栅频率补偿技术,比传统结构更加简单高效。用Hspice对整个电路进行仿真,在1.8V电源电压、10pF负载电容条件下,其直流开环增益达到103.5dB,相位裕度为60.5度,输入级跨导最大偏差低于3%。 关键词:运算放大器;轨到轨;共栅频率补偿;IP核   1引言   在SOC的模拟集成电路设计中,使用简单的电路结构
  • 关键字: SOC  运算放大器  轨到轨  共栅频率补偿  IP核  

示波器技术不断进步 国内厂商向中高端渐进

  •   中国示波器产业界要在市场经济条件下争得一席之地,不但要准确分析国外公司的产品现状及发展趋势,还要仔细分析国内的市场及需求状况,不能盲目跟风,应实事求是分析自己的实际水平,研发符合中国市场特色,满足中国用户各层次需求的产品。   示波器作为时间域电子测量仪器,在测量领域应用极其广泛,无论是电子电路及电子信息系统的研发、实验、培训,还是生产制造、故障诊断、试验检测等场所,到处都能见到示波器的身影。   向高带宽高采样速率多功能方向发展   随着信息和通信技术的持续创新与发展,各类行业标准的不断引入,
  • 关键字: 示波器  电子测量  绿扬  ASIC  微处理器  

IC业在拐点生存

  • 分析了IC业的众多特点,例如从90nm向65nm、45nm、32nm、22nm等拐点演进的困难,以及ESL、DFM拐点,制造是设计的拐点,FPGA与ASIC之间的拐点等热门问题。
  • 关键字: EDA  65nm  45nm  22nm  光刻  处理器  FPGA  ASIC  200808  

FPGA跻身汽车系统关键应用领域

  •   消费者迫切需求的辅助驾驶系统技术需要具有先进精密功能且外形尺寸又非常小的高可靠性元件。由于这些系统尺寸很小,而且彼此非常靠近,因此还要求器件具有超低功耗和良好的耐久性。空间受限的系统在设计方面存在的热可靠性问题可通过采用较少的元件及超低的功耗来解决。Actel公司以Flash为基础的ProASIC3 FPGA具有固件错误免疫力、低功耗和小外形尺寸等优势,因而消除了FPGA(现场可编程门阵列)用于安全关键汽车应用领域的障碍。   汽车工程师过去通常依赖于MCU(微控制器)和定制ASIC(专用集成电
  • 关键字: FPGA  ASIC  MCU  ProASIC3  半导体器件  

FPGA应用愈加广泛 行业演进呈现三大趋势

  •   FPGA(现场可编程逻辑器件)产品的应用领域已经从原来的通信扩展到消费电子、汽车电子、工业控制、测试测量等广泛的领域。而应用的变化也使FPGA产品近几年的演进趋势越来越明显:一方面,FPGA供应商致力于采用当前最先进的工艺来提升产品的性能,降低产品的成本;另一方面,越来越多的通用IP(知识产权)或客户定制IP被引入FPGA中,以满足客户产品快速上市的要求。此外,FPGA企业都在大力降低产品的功耗,满足业界越来越苛刻的低功耗需求。   第一时间采用新工艺提升性能降低成本   半导体产品的集成度和成本
  • 关键字: FPGA  ASIC  SRAM  低功耗  

基于FPGA的QPSK信号源的设计与实现

  • 前言   调相脉冲信号可以获得较大的压缩比,它作为一种常用的脉冲压缩信号,在现代雷达及通信系统中获得了广泛应用。随着近年来软件无线电技术和电子技术的发展,DDS(直接数字频率合成)用于实现信号产生的应用越来越广。DDS技术从相位的概念出发进行频率合成,它采用数字采样存储技术,可以产生点频、线性调频、ASK、PSK及FSK等各种形式的信号,其幅度和相位一致性好,具有电路控制简单、相位精确、频率分辨率高、频率切换速度快、输出信号相位噪声低、易于实现全数字化设计等突出优点。   目前,DDS的ASIC芯片如
  • 关键字: FPGA  信号源  ASIC  QPSK  DDS  

保护敏感IC元件

  •   为了成本,集成度和性能等指标,采用高速串行数据接口,并且减小半导体制造布局是非常有必要的。但这种较小的器件更容易受到较低电压和电流所造成的静电损伤。另外,用于高速数据线上的低电容ESD保护器件在电容减小的同时,动态电阻会变大,这会使它们保护系统敏感IC元件的能力变差。   对于传统的ESD保护方案,强大的静电放电保护与良好的信号完整性是一对矛盾。有一些ASIC根本无法在保证信号完整性的同时,有效地进行ESD保护。   数据表说明书   系统设计者通常用器件数据表上标注的ESD等级来比较其ESD保
  • 关键字: ASIC  IC元件  ESD  CMD  
共682条 30/46 |‹ « 28 29 30 31 32 33 34 35 36 37 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473