基于FPGA的高速A/D转换芯片ADC08D1000应用

　　3．2．2 寄存器描述

　　用于扩展控制的寄存器共有8个，分别描述如下：

　　(1)配置寄存器(地址1h)

　　位15：必须为“1”。

　　位14：必须为“0”。

　　位13：必须为“1”。

　　位12：DCS，占空比稳定器。当该位置“1”时，一种占空比稳定电路应用到CLK上，使输入时钟更稳定。默认为“1”。

　　位11：DCP，DDR时钟相位。此位只有在DDR模式下才有效。当本位为“0”时，DCLK的边沿与数据的边沿同相；当本位为“1”时，DCLK的边沿与数据的边沿同差180°(在数据的中间)，默认为“O”。

　　位10：Nde，DDR使能。当此位为“0”时，为DDR模式。此时输出数据在DCLK的上升沿和下降沿输出。当此位为“1”时，为SDR模式，默认为“0”。

　　位9：OV，输出电压。此位决定LVDS输出电压(峰峰值)的幅度，置“1”时，为600 mV，置“0”时，为450 mV，默认为“1”。

　　位8：OE，输出边沿。此位决定在SDR模式下数据的输出边沿。置“1”时，输出数据在DCLK+的上升沿变化；置“0”时，输出数据在DCLK+的下降沿变化；

　　默认为“0”。

　　位7：0，必须为“1”。

　　(2)I通道偏置(地址2h)

　　位15：8，偏置值：I通道的输入偏置值；00h为0偏置，FF为45 mV；步进为0．176 mV；默认为00h位7：符号位。“0”为正偏置，“1”为负偏置，默认为“0”。

　　位6：0，必须为“1”。

　　(3)I通道满量程电压调整(地址3h)

　　位15：7，满量程电压调整值，满量程电压随此值(峰峰值)单调线性变化。

　　0000 0000 0 560 mV

　　1000 0000 0 700 mV

　　1111 1111 1 840 mV

　　默认值为1000 0000 0；

　　位6：0，必须为“1”。

　　(4)Q通道偏置(地址Ah)

　　与I通道偏置定义相同。

　　(5)Q通道满量程电压调整(地址Bh)

　　与I通道满量程电压调整定义相同。