新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 将数据转换器IP集成到系统芯片简化设计技术(三)

将数据转换器IP集成到系统芯片简化设计技术(三)

作者: 时间:2013-11-05 来源:网络 收藏

技术9:尽量减小电源域转换

  由于信号沿着时钟网络进展,并在不同的电源域进行转换,信号会受到不同电源的电源噪声耦合的影响。这会导致抖动增加。因此,时钟路径中的所有缓冲器应由同一个电源域(无论是源极电源或终极电源)供应电源。

  图 9是内时钟分布网络的示例。如图所示,锁相环在vdd2电源域生成时钟为四个模块所用,它们是:两个模拟-数字转换器(ADC1和ADC2)、一个数字-模拟转换器和一个通用逻辑块。在这个图中,repeater单元由源极电源(锁相环buffer,vdd2)或是由终极电源(vddadc1、 vdddac、vddadc2或vddotr)供电。

  将数据转换器IP集成到系统芯片简化设计技术(三)

  技术10:将时钟信号与攻击信号屏蔽开

  将时钟信号与攻击信号屏蔽开,目的是避免噪声与时钟耦合并减少抖动。图10介绍了一种屏蔽信号的方法。在图中,信号路径为M1(蓝线),在各个方向与电路中的其他信号屏蔽开。屏蔽层通常与时钟网络相同的接地电位连接。

  将数据转换器IP集成到系统芯片简化设计技术(三)

  4. 保持电源和接地电源干净

  任何模拟电路的电源抑制比(PSRR)都是有限的。电源和接地电源噪声过大可能影响性能。处理宽带信号时更是如此,原因是低频率时抑制比高,但高频率时抑制比自然会降低。因此,模拟电源应保持干净,并且使用时应正确去耦合电容。

  还有些其他影响,如布线电阻过大可能导致直流(DC)电压压降超出工作范围,还可能造成交流(AC)电压响应的自生纹波噪声变慢,可以采用以下技术。

技术11:保持电源和接地布线电阻够小

  设计师应遵循厂商的建议,使电源和接地布线电阻在限制范围内。这些限制的目的是确保数据转换器的电流消耗造成的压降不会使电源电压超出的工作范围。此外,如前面所解释的,走线电阻会使自生纹波响应变慢。

  技术12:使用专用的电源布线

  集成多个数据转换器时,设计师应使用专用电源布线,至少包括IO电源。图11a解释了两个IQ-模拟-数字转换器情况下的要求。

  将数据转换器IP集成到系统芯片简化设计技术(三)

  对于pad数量受限的系统,只要数据转换器使用相同的时钟频率和相位,多个数据转换器就可以共用相同的IO电源(如图11b所示)。布线必须与I/O电源(采用星形连接)隔离,并保持电源分布对称。图11c图示说明了不正确的电源分布。在这个例子中,电源分布没有保持对称,造成性能降低和串扰。

  结论

锁相环相关文章:锁相环原理

上一页 1 2 下一页

关键词: 数据转换器 IP 系统芯片

评论


相关推荐

技术专区

关闭