从"芯片封外壳"到"系统架构决策"

几年前，封装工程师的职责还停留在把裸片装进壳子、打打引线、测测良率。而今天，当一颗AI加速器内部集成了逻辑芯片、多颗HBM堆栈和复杂的供电网络，封装早已不是流程末端的收尾动作——它是整个系统能否达到带宽、时延、功耗和可靠性目标的关键决定因素。

推动这一转变的根本动力是大语言模型的爆发式扩张。全球各地涌现的AI数据中心建设潮，把对GPU和AI加速器的需求推向了前所未有的高度。而这批芯片，几乎无一例外都走向了多裸片系统的设计范式。当单颗芯片的面积和功耗逼近物理极限，将不同功能模块拆分成独立裸片再重新封装集成，成为维持性能爬坡的必要手段。

问题随之而来：现有的先进封装技术，能否支撑这条路走得更远？

当前，业界正在形成四条各具特色的演进方向。它们并非相互取代，而是面向不同的市场需求和时间窗口并行发展。分别是：

CoWoS（Chip-on-Wafer-on-Substrate）

CoPoS（Chip-on-Panel-on-Substrate）

  玻璃基板（Glass-core Panel Substrate）

  CoWoP（Chip-on-Wafer-on-Platform-PCB）

CoWoS：当前王者，但天花板清晰可见

今天绝大多数旗舰AI加速器的封装底座，都是CoWoS。其核心在于用硅中介层承载逻辑裸片与HBM堆栈之间密集的再分布层，通过硅通孔将信号和电源引出至有机基板，再经焊球连接到PCB。

这套架构催生了三类清晰的互连层级——芯片内部的超高密度布线、硅中介层上的中密度互连，以及有机基板和PCB上相对稀疏的走线。如何在这三个层级之间合理分配功能，是系统架构师面临的核心权衡。

CoWoS已历经多代量产验证，是目前技术风险最低、供应链最成熟的封装选项。然而其边界同样清晰：主流方案中，硅中介层受限于光刻机曝光视场，最大尺寸约为2700 mm²，超出后工艺复杂性急剧跃升。此外，从圆形晶圆切割矩形中介层，边缘天然存在浪费，有效利用率仅约三分之二。

CoPoS：面板替代晶圆，空间利用率的跨越

CoPoS的核心思路是将圆形晶圆替换为矩形面板。矩形芯片贴合矩形面板，几何形态天然契合，边缘浪费大幅缩减，有效利用率可超过90%。面板尺寸从300×300 mm 到约 500×500 mm不等，这意味着单次加工能够容纳远超CoWoS的封装面积。

在互连密度方面，当前面板级再分布层的线宽/间距已可实现3–5µm，对于大多数HBM-on-Logic的互连需求而言已然足够，尽管尚未达到最先进硅中介层的极限。

真正的制约不在技术指标，而在量产时间表。业界公开路线图显示，CoPoS的规模化生产窗口预计在本十年中后期。这使得它成为一个中期选项：对于产品周期能够与之对齐的团队极具吸引力，但并不适合近两年必须出货的旗舰产品。

玻璃基板：从基板内部重构信号完整性

与前两条路线不同，玻璃基板的变革发生在封装堆叠的另一个层级——基板本身。相比传统有机基板，玻璃的优势集中在三点：

• 尺寸稳定性更好：大面积下翘曲更小，有助于提升贴装精度和量产良率。

• 介电损耗更低：对高速SerDes和射频链路具有重要意义。

• 双面精细布线潜力：通过玻璃通孔实现正反两面的高密度走线。

玻璃基板的挑战在于制造工艺的全面更新——成型方式、处理手段、检测策略均与现有有机基板产线差异显著，且存量产线已高度摊销，成本优势不容忽视。在大规模量产成本降下来之前，玻璃基板最可能率先出现在最顶端、带宽需求最为苛刻的系统中，再逐步向中端市场扩散。

CoWoP：砍掉封装基板，最激进的路

CoWoP是四条路线中最具颠覆性的一条：直接省去有机封装基板，将硅中介层或扇出结构贴装到超高密度PCB上。封装层级减少，装配步骤缩短，理论上可带来成本和厚度的双重优化。

但"少一层"并不等于"少一份麻烦"。承载CoWoP的PCB需要具备15–20µm量级的线宽/间距能力、严苛的大板平整度控制以及多次压合工艺——这对今天的主流服务器板而言是相当大的跨越。精细PCB制造、大尺寸板翘曲管控、高电流供电完整性和先进检测，多项挑战被压缩到一个紧耦合系统中同步解决，技术风险不小。

目前CoWoP仍处于概念验证和早期展示阶段，距离大规模量产尚有相当距离。它代表的是一个长期方向，而非近中期产品的实际选择。一旦超高密度PCB的制造与检测体系走向成熟，CoWoP有望为量产系统提供一条结构最简、成本最优的封装路径。

图1　四条先进封装技术参数对比

没有赢家，只有分层的市场

面对这四条路，业界很容易陷入"谁会赢"的讨论。但更接近现实的判断是：它们将长期共存，各自服务不同的细分市场。

图2　四条先进封装技术市场时间窗口

• 旗舰AI加速器和高端网络ASIC：在CoPoS等面板方案成熟之前，大概率继续坚守CoWoS——时间表和技术风险容不得冒进。

• 中端加速器和专用数据中心芯片：对封装成本更敏感，会更早转向CoPoS或玻璃基板方案。

• 边缘AI、消费电子及汽车芯片：在超高密度PCB生态成熟后，逐步试水CoWoP路线，享受最简封装结构带来的成本红利。

大多数公司不会全押一条路，而是根据产品线分层布局——在旗舰型号上维持技术保守，在中低端型号上更早下注新技术来摊薄成本。

给设计团队的三个实用建议

一、接口设计要有封装意识，但不能被单一封装锁定

布图规划、凸块映射和接口节距，应尽量兼容中介层方案和面板级方案，避免只在某一种工艺下才能成立的假设。设计的柔性，是应对封装技术更迭的最低成本对冲手段。

二、在封装方案确定之前，先跑多套堆叠仿真

CoWoS、CoPoS、玻璃基板、CoWoP各自改变的不只是互连密度，还有热路径、机械形变行为和电源分配网络。提前做系统级分析，才能在封装选型冻结之前识别真正的瓶颈，而不是在流片之后才发现问题所在。

三、主动经营跨供应链的合作伙伴关系

晶圆厂、外包封测、基板厂、面板厂、PCB厂，各自的技术节奏和产能爬坡速度不同。提前建立多元合作关系，在技术路线和市场需求发生变化时，才有足够的调整空间——能够排到产能、拿到早期信息，往往比路线图上的品牌logo更重要。