3DKs：芯片组标准的进展

芯片组模型已被早期采用者验证。成功开发领先节点芯片的大型公司，将多个芯片集成到系统中，使得整个硅周期在内部进行。但行业长期目标——打造一个自由开放的芯片组市场，让任何规模的公司都能享受多芯片组系统带来的收益和规模经济——还需要时间。

开放计算项目基金会（OCP）基金会和JEDEC在这方面取得了显著进展，使系统集成（SiP）的设计、组装、测试和验证方法更加精简。其中包括：

• 现已上市的组装、材料、基底和测试设计套件;

• 一种将芯片组零件描述电子方式传递给客户的格式，

• OCP芯片组市场，一个独立芯片组、新标准化、工具和最佳实践的目录，目前已开放。

这些新设计套件松散地基于工艺设计套件（PDK）的概念，这也是半导体行业成功生产日益复杂芯片和系统的关键原因。西门子EDA三维集成电路解决方案工程高级总监Tony Mastroianni表示：“SoC设计流程包含了PDK中完全合格的验证方法，使集成电路设计师在实施已知且经过验证的验证方法时能够最大化生产力。”“所以我们试图将这个概念扩展到包装领域，但这需要一套不同的设计套件。”

PDK/组装套件的历史工艺
设计套件的最初概念于1991年由德州仪器公司开发。PDK的创建旨在为设计工程师提供成功使用EDA工具所需的制造规则和库。如今，代工厂为无晶圆厂公司或IDM提供技术节点、约束、模型、库和规则卡组，以确保设计成功。

ADK的出现至少可以追溯到2015年，当时行业专家首次认识到基于芯片组的封装是改善系统PPAC性能的最可行路径。OCP由供应链各方的公司组成，目标是打造一个开放、协作的基于芯片组构建的SiP生态系统。这种颠覆性的概念正在改变供应链本身。

3DK
的引入 为了简化多芯片封装流程，OCP和JEDEC发布了装配设计套件（ADK）、测试设计套件（TDK）、材料设计套件（MDK）、封装设计规则手册（DRM）以及电气授权，形成了一个称为3DK的交叉协作结构（见图1）。[1,2,3,4]

图1：设计套件描述了芯片组的模型、封装叠加、测试引脚、材料特性、组装能力及电气验证。来源：OCPSUMMIT24/知识共享 相同方式分享 4.0 国际许可协议

图2：3DK设计套件，细分为建筑规划、设计和签字。来源：OCPSUMMIT24/知识共享 相同方式分享 4.0 国际许可协议

装配设计套件，也称为包装装配设计套件（PADK），为流程流程引入了此前缺失的签核验证步骤。鲁本·富恩特斯说：“PADK技术的目的是让布局设计工程师采用一种易于使用的方法来验证设计，”。副Amkor设计中心主席。“从封装功能尺寸和路由指导到3D互联和3D封装对齐，OSAT的PADK为OEM客户提供了确保完整核对验证所需的安心。”[5]

正如半导体代工厂负责向无晶圆厂客户输送PDK一样，外包的半导体组装与测试供应商（OSATs）也为系统集成商及其他客户提供组装能力。“我们的垂直集成包装平台基于扇式RDL技术构建。这种有机RDL本质上是中介层级，相对于硅介接器——更低插入损耗，因为有机材料绝缘性能更好，成本更低，“ASE工程与技术营销高级总监曹立宏说。

材料、包装、测试和电气认证集成的推动，源于需要同时执行烫的、建筑设计阶段的机械和电气规划。“我们绝对需要同时协作，将从IDM设计团队到OSAT封装，再到系统层面的创新整合起来。我们需要标准化，以重用所有这些知识产权，以发挥大家的努力，“曹说道。

OCP呼吁统一的协同设计流程，因为高级软件包包含许多层之间的交互。传统芯片和封装之间没有明显的区分，就像单片芯片封装那样。西门子的Mastroianni表示：“你不一定能设计一个芯片或芯片组作为独立单元。”“它必须在整体体系的背景下运作。所以是你的封装设计流程、中介器设计流程，所有芯片组都是并行设计以便集成到封装中。”

使套件有用的一个重要步骤是将关键信息转换为机器可读格式。例如，ADK，也称为封装装配设计套件（PADK），包含定义凸起间距和尺寸、基板中金属层数、线径和间距、尺寸等规则。这些规则通常以PDF文件或Excel表格形式列出，而非机器可读格式。只需拥有一个规则的来源，每个支持 OCP 格式的 EDA 供应商都可以基于共享格式实现校验。

3DKs的第一步实现确定了一种描述芯片组的标准语言，旨在实现即插即用芯片组经济。通过将OCP芯片组数据可扩展标记语言（CDXML）规范集成到JEDEC JEP30：零件模型指南中，芯片组制造商可以电子化地向客户提供标准化芯片组零件描述，为使用芯片组自动化系统封装（SiP）设计和制造开辟了道路。CDX明确规定了芯片组供应商应交付的模型。这些规则定义了音距、间距、芯片组与介质器、介位器与基板、芯片组间接口等连接类型。

希望在市场上架芯片组的公司应将所有芯片组模型以机器可读格式列出。其他文档，如每个ASIC的集成电路数据手册，应描述器件、引脚排列、工作条件及电气/机械规格。在适用的情况下，芯片组厂商应记录芯片组兼容的包装组装厂商/工艺。

不同的OCP工作组正在为每个部门制定和更新设计规则，因为每个部门的需求不同。

材料很重要
，因为先进包装中的材料选择对机械性能有显著影响，烫的以及三维堆栈的电气行为，材料的关键属性必须对设计师、基材供应商、代工和OSAT易于获取。历史上，负责这些工作流程的设计负责人直接与材料供应商合作，使用通常在 PDF 文档中定义并以临时方式直接录入其工作流程脚本的信息。

相反，材料设计套件（MDK）将这些材料属性整合成一组集中设计套件，以可重复使用、机器可读的形式提供，供EDA工作流程使用。材料性能对于进行PCB和封装级信号完整性（SI）分析和功率完整性（PI）分析，以及机械设计工作流程至关重要。

关键性质包括低k材料的介电常数和损耗切线，烫的膨胀系数，烫的电导率、杨氏模量（弹性）、线边粗糙度等。这些性能不仅适用于大宗材料，也适用于极小尺寸，界面特性主导整体行为。

MDK表示：“3D-IC分析、可靠性分析和机械设计/签约分析任务的设计负责人将与芯片组、中介器、AFB基板供应商以及封装组装厂商合作，定义材料性能要求并捕捉相关工作流程所需的显著材料特性。”

测试性 OCP中的芯片组测试设计套件（TDK）为芯片组系统的规划、设计和制造提供了全面的框架支持测试。

TDK包含了“焊盘”、“牺牲焊盘”等术语的精确定义，以及各种焊盘工艺（如焊球、铜柱和混合键焊盘）。牺牲垫仅在测试中使用，随后被排除在最终产品之外。测试流程包含在开发每个阶段纳入测试要求的详细指南。

为了简化设计、测试和装配之间的通信，标准格式CDXML定义了焊盘的位置、结构和测试参数。所有设计套件都支持新兴技术、其定义及工作流程，如背端电力传输或光互连。

组装与打包
通过标准化文件格式、设计规则和公差，ADK实现了跨平台的高效数据交换和互作性，促进创新并缩短开发周期。该套件还支持将人工智能和机器学习等先进设计技术整合进装配流程，确保可扩展性。

先进封装有多种利益相关者，包括系统集成商、OSAT、基材供应商、代工厂和无晶圆厂公司。由于需要通过完整的连接验证、设计规则检查和装配验证来优化设备的预期封装性能，ADK/PADK的兴趣也因此被提升。“这得益于从明确且经过验证的制造和组装检查开始，这些检查可以在初始布局中实施阶段“从而减少了在后期检查设计布局的重做需求，”Amkor的Fuentes说。

参考设计
OCP已开始验证各种设计套件的实用性。高密度扇形包装是测试这些方法的理想候选，因为HDFO布局文件大小可达1.5Gb，数据库中定义的项目超过100万个。单线程处理器能力和以兆赫为单位测量的最大CPU速度将显著影响设计编辑和验证处理时间。

Fuentes表示：“体验HDFO套件装配设计套件所带来的好处需要投入时间和资金，但具体分配的程度很大程度上取决于HDFO设计师目前可用的硬件和软件。”“然而，基于现有的设计工作流程构建将有助于快速实现。成功的PADK实施有四个关键领域——高端计算机硬件、兼容软件、高级培训以及合格的支持团队。”[5]

电子市场中热衷采用ADK的细分领域是美国军方。HRL实验室、美国空军和Cadence最近展示了一种RDL优先、芯片末端扩散的联合设计工艺，采用细间距芯片互连，烫的散热器，以及带有>95%连接的电气屏蔽。利用先进技术硅插层具有最小的线路/空间特征和焊盘螺距，散热器既能作为芯片之间的屏蔽，也能作为散热器。商业CMOS铸造厂提供了RDL的首个工艺和撞击工艺，而HRL则提供了额外的再分配层、金块的热压缩结合、模具连接和金属成形工艺。[6]

在这项工作中，PDK在布局（GDS）中流式传输。然后，宏将垫片、凸起和金属护盾放入布局中。所有引脚定义后，宏生成芯片的符号视图。符号视图被放置在一个原理图设计中，符号端子连接到另一芯片的引脚或端子。接着，原理图生成布局，并验证路由器的位置。设计规则检查会突出显示任何违规。一旦违规问题被修复，工程师们会根据闭式方程提取RC寄生函数。

结论
半导体行业正处于其演变的关键时刻。需要更高层次的合作，才能从专有芯片组系统迈向标准格式、流程和设计规则。这将使更多公司能够参与芯片组生态系统。

OCP和JEDEC提供的指南、流程、设计套件和标准旨在简化设计、组装、测试和包装流程，直至系统集成商层面。先进包装目前仅占系统生产量的一小部分，一旦行业就制造流程达成一致，将迎来快速增长。