π／4-DQPSK差分解调器的数字化FPGA设计与实现 作者： 时间：2011-03-28 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 下面是A、B两路乘法器的LPF输出： 3 结束语 π／4-DQPSK差分解调算法的所有部分均可由VHDL编程实现。目前，整个过程已经经过功能仿真和时序仿真，并用OUARTUS II进行了综合、映射、布局布线，现已成功下载到Cyclone II中运行。可满足预期的设计目标。该方案实现简单，速度快，占用硬件资源少，非常适合工程应用。其软件和硬件相结合的方法还具有体积小、功耗低、集成度高、可软件升级、抗干扰能力强等特点，符合未来通信技术发展的方向。 fpga相关文章:fpga是什么 上一页 1 2 3 4 下一页
加入技术交流群
评论