π／4-DQPSK差分解调器的数字化FPGA设计与实现 作者： 时间：2011-03-28 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 2 π／4-DQPSK的解调 对于差分相干解调，通过比较前后码元载波相位，便可分别检测出A和B。然后用图1所示的方法还原成串行二进制数字调制信号。 设某一码元及前一码元载波为： 那么，将AD采样输入FPGA中的π／4-DQPSK波形所图2所示。 fpga相关文章:fpga是什么 上一页 1 2 3 4 下一页
加入技术交流群
评论