Intel描绘HPC的多核与众核蓝图

　　Intel想要实现类似于GPGPU的每瓦性能，这将会在x86架构内展开。Hazra表示，这将允许应用程序从单线程代码转变到高度并行的代码，且不用改变基础模型。Intel将会为产品提供编译器和运行软件的支持，如果它取得商业成功，其他厂商将会毫无疑问的添加他们的产品。Intel也将会在Xeon及MIC的产品上提供一套通用的开发工具，两种架构的差别也囊括在了该工具中。目标是能够对任何x86的源码进行重新编译，并使其自动处理MIC指令。

　　这种思想，很显然是为了最大程度提高程序员的生产效率——不仅是对新代码，也是对代表了几年甚至几十年投资的传统代码。在这方面Intel似乎有优势。虽然Xeon-MIC混合架构仍然是一个异构平台，它将会变得更加趋近同构，至少从一个指令方面来讲，要比Xeon-GPGPU平台要强。Hazra相信他们在Intelx86框架下所追求的路线将会允许他们提供一个更加平衡的异构系统。如果Intel能够真正地实现从多核Xeon到众核MIC的转型，并且将其中的麻烦和难题减至最少，那么他们将拥有一个引人注目的HPC加速器产品。Hazra表示：“我们相信，随着越来越多的应用和算法能够利用并行化技术，MIC架构将成为一个主力。”

　　代号为“KnightsCorner”的第一款MIC产品采用了Intel的22nm制程工艺生产。考虑到22nm晶圆极有可能用来开发批量出货的芯片，所以我们可能在2012年以前看不到第一款MIC产品问世。KnightsCorner是由50个核心组成的芯片，但是Intel并没有提供任何评估性能度量标准。

　　与此同时，Intel将继续发展其多核Xeon生产线，贯穿企业和“批量”HPC市场。并不是每个HPC应用都需要众核加速器，对于那些更加匹配粗粒并行或者专门面向单线程执行的代码组，Xeons芯片就是最佳的选择。

　　Xeon生产线将会继续使用Intel用在其主流的x86处理器上、12个月为周期的tick-tock开发策略。不过根据Hazra所言，MIC步调会很慢，大约18-24月的样子，虽然在这样的情况下每个处理器更新要囊括更多架构上的变化。这种时间策略与NVIDIA和AMD固定的GPGPU提供速度紧密一致，并在很大程度上理应得到相对低容量的加速器。

　　最大的未知数，就是Intel能否及时交付产品来逆转GPGPU。NVIDIA与AMD拥有三年的领先优势，当第一款商业MIC芯片问市之时，这个差距甚至还会扩大到五年。Intel不需要依靠这些众核产品的成功来取得再次成功，但是它在HPC上的抱负似乎却与其紧密相关。2010年将是值得关注的一年。