基于SoC的千兆EPON ONU硬件平台

　　1 引言

　　PON结构简单、铺设维护成本低的特点和以太网设备成熟、廉价的特点使EPON这项技术已成为目前解决接入网速率这一瓶颈的最佳方案之一。但在目前国内的EPON设备中，特别是OLT和ONU的芯片仍需从国外厂家进口，所以研发出具有自主知识产权的EPON的核心技术产品是当务之急[1]。

　　本文根据上海大学SHU EPON ONU MAC控制芯片的设计经验，提出了一种千兆ONU硬件平台的设计和实现方案。并结合当前ASIC设计开发的趋势，基于SoC的概念嵌入8051处理内核。通过此平台完善上海大学SHU EPON ONU MAC控制芯片。该平台不仅在硬件设计上留有一定的余量为系统升级做准备。而且设计时也考虑到目前ASIC制造工艺的性价比和局限性问题。

　　2 ONU系统功能简介

　　EPON系统由光用户终端ONU、光线路终端OLT、光配线网ODN组成[2]。ONU位于用户端，放在住户，企业或MDU/MTU(多用户/租户单元)处,提供客户的语音,数据和视频与PON的接口,还提供第二层交换功能。简言之ONU为用户提供EPON的接人功能。

　　根据IEEE802.3ah标准[3].ONU作为EPON系统的用户端接入设备,主要完成的功能可描述为：

　　◆选择接收OLT发送的广播数据：

　　◆响应OLT发出的注册和测距命令：

　　◆对用户的以太网数据进行缓存,向OLT报告缓存的队列情况并在OLT分配的上行发送窗口中发送缓存的数据：

　　◆根据OLT发出的OAM帧，执行相应的OAM功能：

　　◆其它相关的以太网功能。

　　3 FPGA逻辑结构简介

　　由于处于ASIC设计的前端，采用Altera公司的FPGA EP2C70F672C6作为核心处理单元，并基于这块FPGA进行逻辑代码的编写、测试和验证。

　　EPON ONU MAC控制芯片内部逻辑设计如图1所示，整个系统可以分为上行和下行两部分，下行是数据从OLT传输到ONU，上行是数据从ONU传输到OLT。接收模块对下行数据进行10位转8位码变换,LLID的滤除和帧校验,然后进行帧分类。在下行链路中,除了有用户数据外,还有MPCP和OAM帧，帧分类模块把接收模块处理后的数据按类别交给对应模块。同样上行链路中除了用户数据外，还有Register Ack帧、Register Request帧、Report帧和OAM帧，上行队列管理模块将它们和从GMII/MII来的用户数据添加LLID后暂存于SDRAM中,复用控制模块根据这些帧的优先级,等待发送控制模块使能发送[1]。GMII/MII切换模块根据以太收发芯片工作速率选择对应逻辑实现10/100/1000自适应应用。

　　OAM处理、仲裁和控制模块响应处理经过分类后的OAM帧,协调和控制相应模块。如图2所示，该模块主要由8051内核、UART核和RAM等构成。核心为源代码开放的8051IP核,使用Verilog语言编写，指令体系完全与标准的8051兼容。数据交互模块通过8051 IO端口来实现OAM模块对外数据传递功能。系统协调控制模块完成整个ONU系统的初始化，并协调控制整个ONU系统工作。另外加入了中断产生和定时器模块来完善OAM模块功能，防止异常状况使系统瘫痪。

　　4 硬件系统设计和实现

　　根据上述ONU的功能和FPGA逻辑代码的编写需要,ONU的硬件电路结构设计如图3所示。整个ONU分为三个部分，一个面向光网络(Plant Side)，另一个则面向以太网络(Local Side)，还有一个是处理、协调和仲裁的核心单元。对于光网络的接入端，ONU是经由光模块接入到ODN网络，我们采用Fiberxon公司的ONU突发激光器FTM-9412P-F10来实现光模块,通过Serdes芯片进行串并转换，变为10位的TBI信号,再利用TBI和EP2C70F672C6进行数据交互。以太网络的接人是在FPGA之后经GMII/MII接口和以太网收发芯片88E1111相连，实现千/百/十兆以太网络数据交换。FPGA作为ONU的核心单元。除数据传递通路外，硬件系统还包括SDRAM、EEPROM、Flash和一个UART串口。

　　如图3所示,在Plant Side端，由于从光纤上传输的信号速率为1.25Gb/s，FPGA直接处理频率这么高的信号是不合适的，即使可行对于后期的ASIC芯片工艺设计也不容易实现。所以在FPGA之前加入一个串并变换模块，此模块通过一个Serdes芯片TLK2201A实现1.25Gb/s串行数据与10位125Mb/s并行数据信号的转换。再将这10位TBI信号和FPGA相连,这样FPGA的IO口速率就可降至125MHz，由此FPGA的逻辑时钟频率也设置为125MHz。FPGA通过增设使能信号TBI_Burst_en控制光模块的突发功能。

{{分页}}

　　在Local Side端.采用Marvell的88E1111千兆以太收发芯片,支持1000Base-T、100Base-TX和10Base-T自适应应用[4],并通过GMII/MII接口和FPGA进行数据传递。当一个OLT连接ONU较少时或者OLT分配给特定ONU带宽较大时，那么这些ONU的速率可超过百兆,为使最终芯片胜任高带宽应用场合采用10/100/1000兆收发芯片。88E1111的物理接口具有Auto Negotiation功能，并反映在特定寄存器中。FPGA通过88E1111的MDIO (Management Data Input/Output)接口读取相应寄存器后,选择GMII或MII逻辑模块以适应10/100/1000工作速率。

　　除去Plant Side和Local Side两端的设计,ONU核心部分包含以下几个主要器件：FPGA、SDRAM、EEPROM、flash和UART串口。

　　(1)FPGA型号选择是整个系统的关键，根据逻辑代码的需求，选用Altera CvcloneTM II EP2C7OF672C6。Alteira CvcloneTM II采用全铜层、低K值、1.2伏SRAM工艺设计,裸片尺寸被尽可能最小的优化。采用300mm晶圆，以TSMC成功的90nm 工艺技术为基础，Cvclone II器件提供了4.608～68,416个逻辑单元(LE)，并具有一整套最佳的功能，包括嵌入式18比特x18比特乘法器、专用外部存储器接口电路、4kbit嵌入式存储器块、锁相环(PLL)和高速差分I/O能力。EP2C70F672具有68.416个逻辑单元,RAM总比特数为l,152,000,内嵌18比特x18比特乘法器150个，4个PLL,多达422个IO引脚[5]。这些资源可以满足ONU整个逻辑需求,又留有升级扩充的余量。选用EP2C70主要出于对RAM的考虑,其内部RAM较大,总比特数有1.152,000，适合大FIFO容量设计。当Local Side工作在10/100兆速率时.需要对Plant Side下行千兆数据增设FIFO.将传输速率匹配到百兆或十兆。

{{分页}}

　　(2)增设SDRAM是由于ONU作为用户端设备,EPON上下行的数据流通过粗波分复用(DWDM)技术,在同一根光纤中传输[6]。在下行链路中通过识别LLID选择性接收来自OLT的广播数据,上行采用时分复用的传输机制,而以太数据流发送本身就呈随机性和突发性,所以必需加入存储设备暂存待发送的数据,我们加入两片SDRAM MT48LC8M16A2,总容量为32MB。GMII数据速率是125Mb/s,如果按Bvte处理数据,那么就需要内部逻辑运行在125MHz,要让ASIC内部逻辑工作在这个速率,不仅相对的工艺成本较高，而且逻辑代码编写也是一个难题，很容易出现不稳定因素，所以采用每接收4个Bvtes后再处理，那么逻辑只需要31.25MHz的处理速率。这个速率不仅使得逻辑代码编写简易,而且也可为后期ASIC的设计减少障碍。为了满足32位数据总线,采用了两片SDRAM并行工作。

　　(3)EEPROM用来存储一些ONU运行必需且不可在逻辑里固化的参数,通过更新EEPROM来改变这些参数,供系统运行使用。比如以下参数：

　　①ONU突发激光器的开启和关闭时间。不同厂商制造的激光器此参数有所差别,可根据厂商提供的参数存储于EEPROM中。

　　②ONU MAC地址。EPON 0NU是一个以太网络设备,分配一个MAC地址以完成MPCP功能。

　　③相关固件版本和设备硬件信息。现在一般硬件系统都有自己的版本信息,加入后也有利于日后的维护和管理。

　　(4)Flash是用来存放8051处理内核的代码。在802.3ah标准中定义了EPON的OAM功能,完整的OAM功能是系统运行稳定和维护便捷的保障,加入一个处理内核可以完善OAM功能。植入8051内核一则出于知识产权和价格考虑,二则仅从性能上而言51内核虽不及ARM之类高端内核,但EPON的网管系统主要在OLT端实现,ONU一般是响应OLT发出的OAM帧,所以不需要高端内核。8051内核除了进行OAM的操作,还起到协调整个系统工作的作用。

　　(5)在系统中加入UART,主要为了使所设计的系统更灵活,系统升级和维护更便利。通过这个串口修改。EEPROM中存放的参数和更新Flash中的代码,不必为了修改进行反复焊接。该串口也可以让用户能够快捷的进行管理、控制和修改,并且可以通过它反馈ONU运行的信息,随时监测ONU状况,在设备工作异常时进行维护。

　　5 结束语

　　本文根据802.3ah标准定义,基于SOC提出一个千兆EPON 0NU硬件的设计方案。该设计实现了802.3ah规定的ONU功能,并尽可能的考虑了各种细节,使系统运行稳定。对于系统的操作和维护也作了相应的考虑,不仅使系统更稳定,而且系统的升级更便利。此外系统设计还兼顾了ASIC设计的工艺和成本,使开发的逻辑代码可以直接进入ASIC的后端设计,从而进一步完善SHU EPON ONU MAC控制芯片。