新闻中心

EEPW首页 > EDA/PCB > 设计应用 > FPSLIC简化SoC设计

FPSLIC简化SoC设计

作者:■ Atmel公司 王义祖时间:2004-10-22来源:电子设计应用2004年第9期收藏

电子设计应用2004年第9期

本文引用地址:http://www.eepw.com.cn/article/3591.htm

门阵列的好处在于它不仅可以减小PCB板的尺寸,而且可以降低功耗、提高可靠性,以及降低整个系统成本。但由于门阵列的设计工具价格太高, 流片费用(NRE)的负担太重,风险高,设计周期太长, 所以不能被一般公司所采用。
Xilinx开发出的第一批基于SRAM的FPGA, 由于其软件价格很低,没有流片费用,所以它比门阵列更容易普及而被工程师所采用。
如今芯片产业已经可以把数百万门的逻辑放入一个芯片里,使其达到可以把整个系统浓缩到单个芯片的程度,这不仅代表把逻辑和 放入单一芯片,它还可包含处理器、存储器和一些基本模块。
但是如同当年门阵列的情况一样,的实现需要很大的代价。其设计软件价位高达十万美元,一些知识产权更是又贵又不好用,0.25mm的掩膜费用更高达25万美元,再加上当时市面上缺乏的知识和概念,让更难普及大众。SoC涉及的问题见图1。

图1  SoC涉及的问题

图2  —通过AVR进行部分配置

图3  I/O内部接线和内部中断

图4  ‘Dynamic’SRAM内部结构

图5  设计软件

FPSLIC 的架构
FPSLIC (Field Programmable System Level Integration Circuits) 及其软件被引入解决SoC的种种问题。一个FPSLIC里有一万到四万门的FPGA、一个单片机、一个储存器、多种外围设备和现成的接口。 其低价格的软件包含:设计主控流程;综合验证;布线工具;硬件和软件的仿真。它将会带给所有工程师SoC的应用, 就如当时FPGA解决门阵列 的问题一样。
嵌入在FPSLIC里的单片机为Atmel的AVR。它是一个8位的单片机,可以执行的单时钟指令可达120多条, AVR代码效率和性能跟一般八位的单片机相比凸显优越。当把它嵌入在以SRAM为主的FPSLIC时,更可表现其三大特点 :提高速度;降低功耗;程序存储量降低。
在FPSLIC 里AVR 有一些外围设备,它包含快速8



关键词: FPSLIC SoC ASIC

评论


相关推荐

技术专区

关闭