网络处理器芯片的国产化之路

　　网络处理器芯片主要用于构建网络通信基础设施平台，对于位于网络通信终端节点的用户来说，通常是透明而不可见的。因此，与通用CPU以及嵌入式CPU等大众电子消费密切相关的通用处理器芯片相比，网络处理器(Network Processor)芯片一直以来很少能够获得广泛的关注。

　　实际上，网络处理器广泛应用于包括路由器、交换机等各类网络核心设备中，它特定应用于网络通信领域的各种任务，例如报文处理、协议分析、路由查找、防火墙以及QoS等。网络处理器芯片对于网络通信基础设施的重要性，阿尔卡特朗讯公司的 Basil Alwan有一句话形容得很贴切，“网络处理器是网络设备最根本的基因，它定义了路由器平台的能力、可扩展性以及面向未来演化的可能性^[1]”。

　　国内外研制情况

　　经过多年的发展，网络处理器正逐渐替代网络通信设备中固定功能的ASIC芯片，已成为构建网络通信系统的战略性核心器件。商用网络处理器市场在不断增长，而市场上网络处理器芯片产品则基本上来自国外厂商。

　　传统网络处理器按核心处理单元的不同可以分为两类，即基于微核的网络处理器(NPU)以及基于通用CPU核的网络处理器(GNP)，主要区别如表1所示。

　　目前，典型商用网络处理器芯片包括阿尔卡特朗讯的FP系列^[1]、Marvell 公司的Xelerated系列^[2]、EZchip的NP系列^[3]等。上述网络处理器通常采用多核多线程、超流水等高级体系结构，利用功能部件定制优化、深亚微米集成电路设计等技术提高报文处理性能，其中多款网络处理器可以达到400Gbps报文处理要求。

　　阿尔卡特朗讯公司的FP3网络处理器集成共288个RISC Core，主频可达1GHz，其中每32个Core为一个Cluster，共9个Cluster。它采用多Pipeline处理模型，FP3的报文转发处理能力高达400Gbps。与FP3类似，Marvell公司的HX4100网络处理器(原Xelerated公司)也采用类似的多Pipeline处理模型，通过集成数百个支持VLIW指令集的PISC(Packet Instruction set computer)专用处理器核，也可实现400Gbps线速报文处理。值得一提的是，HX4100流水线间得PISC采用同步数据流体系结构，从而避免了控制流模型中的指令相关性对性能的影响，可确保系统获得确定性的处理性能。EZchip的NP-5采用Functional Pipeline处理模型，处理流程映射到4级面向任务优化的处理引擎，采用专用指令集，基于功能编程语言(FPL)开发，分组处理能力达到240Gbps。上述芯片产品都属于基于微核的网络处理器，大多采用流水线方式组织，以提供极高的报文转发处理性能，在芯片功耗方面具有优势，主要缺点是通常仅支持微码编程，软件开发复杂困难。

　　Broadcom公司的XLP II 900网络处理器^[4]集成了多达80个通用CPU核(nxCPUs)，具有三级Cache存储子系统和4个DDR3内存控制器，采用并行处理架构，可提供160Gbps报文转发处理性能。通过集成安全加速引擎，其可支持高性能的加密、认证以及深度报文检测等功能。Cavium公司的OCTEON III网络处理器^[5]也采用并行架构，通过集成48个64位MIPSCPU核和大量的加速引擎，可提供100Gbps报文转发处理能力，并支持广泛的网络业务处理硬件加速。上述芯片产品都属于基于通用CPU核的网络处理器(GNP)，面向支持多样化网络高层协议和业务处理设计，具有较强的可编程性，通常可以支持C/C++高级语言编程，并运行通用Linux操作系统，从而为开发人员带来便捷。然而，集成度与功耗问题严重制约了GNP的性能提升。

　　从国内来看，华为、中兴等网络设备厂商以及国防科大等科研院所早已基于国外成熟网络处理器芯片设计了多款高性能路由器产品，并已经在国内外市场上得到广泛应用。国防科大、西安电子科大以及清华大学等单位在国内也较早开展了网络处理器研制，取得了一定进展和技术积累，但与国外仍有一定差距，目前还没有成熟的国产商用网络处理器芯片产品。

　　随着国家战略层面对网络通信基础设施安全及自主创新能力的重视，作为构建网络通信设备的核心器件，网络处理器芯片的国产化将是一种必然。为了选择一条切实可行的网络处理器研制的技术途径，必须充分把握网络处理器研制所面临的挑战和技术发展趋势。