新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于FPGA的ARM并行总线设计与仿真分析

基于FPGA的ARM并行总线设计与仿真分析

作者:李寿强时间:2014-02-14来源:摘自《电子发烧友》

  在数字系统的设计中,+的系统架构得到了越来越广泛的应用,主要实现高速数据的处理;主要实现系统的流程控制。人机交互。外部通信以及控制等功能。I2C、SPI等串行总线接口只能实现FPGA和之间的低速通信; 当传输的数据量较大。要求高速传输时,就需要用并行总线来进行两者之间的高速数据传输。

本文引用地址:http://www.eepw.com.cn/article/221575.htm

  下面基于ARM处理器LPC2478 以及FPGA器件EP2C20Q240,以ARM外部总线的读操作时序为例,研究两者之间高速传输的并行总线;其中,为32位;并在FPGA内部构造了1024x32bits的SRAM高速存储缓冲器,以便于ARM处理器快速读写FPGA内部数据。

  1 ARM并行总线的工作原理

  ARM处理器LPC2478的外部并行总线由24根地址总线。32根和若干读写、片选等控制信号线组成。根据系统需求,宽度还可以配置为8位,16位和32位等几种工作模式。

  在本设计中,用到ARM外部总线的信号有:CS.WE.OE.[310].ADDR[230].BLS等。CS为片选信号,WE为写使能信号,OE 为读使能信号,为数据总线,ADDR地址总线,BLS为字节组选择信号。ARM的外部总线读操作时序图,分别如图1所示。

ARM的外部总线读操作时序图

  根据ARM外部并行总线操作的时序,ARM外部总线的读写操作均在CS为低电平有效的情况下进行。由于读操作和写操作不可能同时进行,因此WE和OE信号不能同时出现低电平的情况。

  数据总线是双向的总线,要求FPGA也要实现双向数据的传输。在时序图中给出了时序之间的制约关系,设计FPGA时应该满足ARM信号的建立时间和保持时间的要求,否则可能出现读写不稳定的情况。

  2 FPGA的并行总线设计

  2.1 FPGA的端口设计

  FPGA 和ARM之间的外部并行总线连接框图,如图2所示。由于FPGA内部的SRAM存储单元为32位,不需要进行字节组的选择,因此BLS信号可以不连接。为了便于实现ARM和FPGA之间数据的快速传输,FPGA内部的SRAM既要与ARM处理器进行读写处理,还要跟FPGA内部的其他逻辑模块进行数据交换,因此SRAM采用双口RAM来实现。

FPGA 和ARM之间的外部并行总线连接框图

  从端口的方向特性看,DATA端口是INOUT(双向)方式,其余端口均为IN(输入)方式。从端口的功能看,clk20m是全局时钟,在实现时应采用 FPGA的全局时钟网络,这样可以有效减少时钟延时,保证FPGA时序的正确性。ADDR是16位的地址总线,由ARM器件输入到FPGA。DATA是 32位的双向数据总线,双向总线的设计是整个设计的重点。OE为ARM输入到FPGA的读使能信号。

fpga相关文章:fpga是什么



上一页 1 2 下一页

关键词: FPGA ARM DATA VHDL 数据总线

评论

技术专区

关闭