FPGA控制的智能化节能设备

1 前言
据了解，我国照明用电约占社会总用电量的 12％，而城市公共照明则在我国照明耗电中约占 30％，每年达到 439亿度左右。以平均电价 0．65元／度计算，每年开支高达 285亿元[1]。调查显示：城市道路的人流量和车流量会随着时间而逐渐地降低，而 12点过后则会显著降低--与之相随的是对光照要求和实际用电需求的降低。而且，一些路灯照明系统在夜晚用电低谷时段，由于供电电压的升高，消耗的功率更高。这种模式的路灯照明系统每年无谓的消耗了巨额电量，给原已紧张的能源局势雪上加霜，造成了巨大的浪费。
根据人体视觉对光线适应的理论，人眼对光线的感觉和光线成对数关系，即光照降低 10%，而人的视觉仅降低 1%，因此适当降低光照可以节能而并不影响人的视觉 [2]。本文利用 FPGA[3]芯片设计了一个 SPWM波生成器驱动 IGBT逆变器的电源，具有自动降压功能，可以一个较小值缓慢降低，到夜间 12点后以最小工作电压工作以降低功耗。它具有频谱纯度高，精度高，全数字化，可以实现以数字为基础的程控化、智能化，不仅性能指标有了质的飞跃，功能也更为强劲，操作更加简便。

2 电源控制器的原理
2.1 DDS 的工作原理及其特点基本 DDS的结构框图 [4]如图 1所示。主要由相位累加器、相位调制器、 ROM查找表、 D/A以及低通滤波器组成。频率字和相位字分别控制输出信号的频率和相位。DDS的核心是 N位的相位累加器。在时钟脉冲控制下，相位累加器不断对频率控制字 K进行累加，将累加器的输出作为读波形存储器 ROM的地址，读出波形数据，然后再进行调幅、数模转换、滤波从而得到光滑的
波形信号。在整个过程中相位累加器进行的是线性累加，当累加满时便产生溢出，一个周期完成。相位累加器这个产生溢出的频率就是 DDS的输出频率。设频率控制字为 K，相位累