利用基于SystemC/TLM的方法学进行IP开发和FPGA建模

随着系统级芯片技术的出现，设计规模正变得越来越大，因而变得非常复杂，同时上市时间也变得更加苛刻。通常RTL已经不足以担当这一新的角色。上述这些因素正驱使设计师开发新的方法学，用于复杂IP(硬件和软件)以及复杂系统的验证。ST公司建立了一个设计流，它从高级抽象开始，易于将模型写入IP的精密周期或RTL模型中。当转入低级抽象时，建模变得复杂，故IP验证也复杂。我们的方案最适合于这种应用场景，因为它允许人们在各地相似的环境中运行相同的测试平台和测试场景，因而允许在整个开发周期里高效地复用所有的测试范例和环境。

在半导体领域，开发产品的第一步就是以高级抽象开发规范的模型，通常用C/C++来实现。这里，SystemC和C++库提供了很大帮助。它简化了共存的硬件和软件设计的概念化。再加上实现事务级模型间对口连接的TLM传送库，SystemC加速了整个验证过程。另一个重要方面是所有不同抽象架构中经过增强的可移植性。同一测试配置可以无缝地用于不同抽象级的设计。

本文将讨论一种此类的方法学。最终的目标是设计和实现UWB MAC(媒体访问层)IP。出于架构开发的目的，决定用SystemC来实现整个IP。还开发了抽象级具有不同程度变化的不同架构。所付出的努力比较少，最后得到的仿真速度很快，软件的实际编写也可以在设计周期非常早的阶段开始。该IP的RTL结果被移植到了SPEAr系列的FPGA中。除了ARM内核和相应的一系列IP，SPEAr还提供一个可配置逻辑块，这为用户在实现其逻辑功能时提供了无与伦比的灵活性。从而缩短了上市时间，同样也实现了空前的成本节省。

设计开发方法学

图1所示的该方法学实现了开发的内核中的事务级建模(TLM)。TLM是一种对数字系统进行建模的高级方案，这里将模块之间的具体通信与功能单元或通信架构的具体实现分离开。把总线或FIFO这类通信机制模型化成信道，用SystemC接口类将这些信道提供给模块和部件。这些信道模型的信令接口功能将取代事务请求，这将减少具体的低级信息交换。

图1：IP开发方法学流程。