宽带数字信道化接收机的FPGA实现

摘要：为解决现代电子战对接收机处理带宽宽、灵敏度高及实时性处理的要求，提出一种数字信道化接收机的设计方法。在推导高效信道化接收机模型的基础上，采用多相滤波器结构实现的数字信道化接收机。该接收机利用超高速A／D对数据进行高速采样，然后由高性能FPGA进行数据抽取、多相滤波、CORDIC算法等信道化实时处理。为了提高实时性，采用并行IFFT实现。该信道化接收机不仅能稳定输出载频及相位信息，还能处理三路同时到达的不同信号。实际的性能测试结果表明该接收机的功能正确并达到预定指标。
关键词：接收机；数字信道化；多相滤波；现场可编程门阵列

现代电磁信号环境越来越复杂密集，要求电子战接收机必须具有很宽的处理带宽、高灵敏度、大动态范围、多信号并行处理和大量信息实时处理的能力。而数字信道化接收机不仅可以较好地满足上述要求，还可实现监视信道内信号的全概率截获。
数字信道化过程是宽带数字接收机的核心，目前广泛采用基于多相滤波的数字信道化结构。这种结构先用高速的模数转换器(A／D)进行数据采样，得到的高速数据流经抽取降低数据速率后进入多相滤波器组，该滤波器组是由一个原型滤波器调制到多个支路。现场可编程门阵列(FPGA)中丰富的乘法器、锁存器及数字信号处理算法IP核等资源，可以非常灵活地实现宽带数字信道化接收处理算法。本文采用基于多相滤波器的结构实现了一种高效高速的宽带数字信道化接收机，并在Altera公司的EP3SE110F1152C4上综合实现，输出载频、相位信息。

1 信道化接收机的基础理论
1．1 信道划分
为建立实信号多信道接收机的数学模型，首先，对实信号的数字谱作如下信道划分：

式(1)中，ωk为第k信道的归一化中心角频率；K为划分信道数。图1给出对应k=8时，实信道的频谱分配情况。需要指出的是由于实信号的频谱是对称的，所以只有4个独立的信道。

采用上述方法进行信道划分有些频点无法识别，为确保整个覆盖带宽内无盲区，信道的划分选择相邻信道50％交叠，即扩大每个信道的处理带宽，如图2所示。

1. 2 多相滤波器组结构
本文采用高速高效数字信道化结构完成信道化接收，其数学模型如图3所示。
图3中K为系统划分的信道数，M为每个信道的抽取倍数且K=FM。H(n)为原型低通滤波器的单位冲击响应，K个带通滤波器都是通过该原型滤波器调制生成的，即均匀滤波器组的多相滤波分量。
第k个信道输出为：

即为图3的结构，该结构的信道化过程是在1／M的信号输入速率下进行的，可以降低整个过程的运算量，使系统的复杂度和数据速率大大降低，实时处理能力得到提高。
要实现480～960 MHz的16信道划分，所以选取K=16。选择无盲区相邻信道50％交叠的信道化分形式，F应该为2。根据上述原理M=8，信号需进行8倍抽取。