新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 基于时钟频率调整的时间同步的FPGA实现及应用

基于时钟频率调整的时间同步的FPGA实现及应用

作者:时间:2013-03-22来源:网络

网络化运动控制是未来运动控制的发展趋势,随着高速加工技术的发展,对网络节点间的精度提出了更高的要求。如造纸机械,运行速度为1 500~1 800m/min,同步运行的电机之间1μs的误差将造成30 μm的运动误差。高速加工中心中加工速度为120 m/min时,伺服电机之间1μs的误差,将造成2 μm的加工误差,影响了加工精度的提高。

本文引用地址:http://www.eepw.com.cn/article/189662.htm

分布式网络中节点的时钟通常是采用晶振+计数器的方式来实现,由于晶振本身的精度以及稳定性问题,造成了时间运行的误差。时钟同步通常是选定一个节点时钟作为主时钟,其他节点时钟作为从时钟。主节点周期性地通过报文将主时钟时间发送给从节点,从节点接收到报文后,以主时钟为基准进行延迟补偿,然后将计算出的新时钟值赋给从时钟。这种同步方法造成了从时钟计数值的不连续,即会出现重复(从时钟晶振频率快于主时钟)或跳跃(从时钟晶振频率慢于主时钟),而且这种方法并没有从根本上解决的不同步问题,因此要进一步提高同步精度很困难。本文研究了一种可对频率进行动态调整的时钟,通过对的动态修正,实现主从的同步,进而实现时间同步。

1 时钟同步原理

要实现两个时钟的同步,一是时钟的计数值要相同,二是计数增长速率要相同。如图1所示,设主时钟的频率为f,从时钟频率在Nn-1到Nn时间段为fn-1,在Nn到Nn+1为fn,SyncDelay为同步报文从主站到从站的延迟时间,可以通过延时测量帧采用往返法测量得到,从时钟要在Nn+1时刻达到与主时钟相等,那么有:

kn就是时钟频率调整系数。在每个同步周期可以计算出频率调整系数,然后通过相应的硬件电路来实现频率调节。

2 可调频率的时钟设计

可调频率时钟是一种完全由数字电路组成的时钟计数器,构造简单,可以很方便地在中实现,原理如图2所示。该频率可调时钟由一个户位时钟计数器,q位累加器和r位频率补偿值寄存器组成。每个晶振周期,累加器与频率补偿寄存器中的FreqCompValue相加,并将结果保存到累加器。如果累加器发生溢出,时钟计数器的值就增加1;反之,时钟计数器保持不变。由此可以看出,晶振频率和频率补偿值FreqCompValue的大小决定了累加器的溢出速率,也决定了时钟计数器的计数频率。所以可以通过调整FreqCompValue来调节时钟频率。为了实现高精度时钟,晶振频率要比时钟频率高。设晶振频率为FreqOsc,时钟计数频率为FreqClk,分频比为DivRatio,同步周期为SyncInterval,补偿精度为Precision,p、q、r可由下列公式得出:

DivRatio=FreqOsc/FreqClk (5)

fpga相关文章:fpga是什么


伺服电机相关文章:伺服电机工作原理


尘埃粒子计数器相关文章:尘埃粒子计数器原理
晶振相关文章:晶振原理

上一页 1 2 下一页

评论

技术专区

关闭