基于FPGA的IPV6数字包的分离与封装的实现

笔者在参加国家“863”重大专题项目“高速密码芯片及验证平台系统”的过程中，遇到了将IPV6数据包的包头和数据部分拆开，然后在数据部分送密码芯片进行加/解密处理，最后再将处理后的数据部分与包头重新封装为数据包的课题。以往对IP包进行拆装多利用软件实现，但本项目涉及到配合高速密码芯片(处理速度在2Gbit/s以上)工作的问题，显然利用软件实现IP包的拆装在速度上达不到要求。为此，笔者运用FPGA(型号为Xilinx公司的XC2VP20-FF86CGB0345)来实现IPV6数据包的拆装。该FPGA内部逻辑框图如图1所示。

　　其工作流程为：2.5GHz的标准IPV6数据包串行差分信号通过ROCKETIO高速通道后转换为16位125MHz并行信号，再经信号转换模块进一步转换为66位62.5MHz并行信号后进入FIFO1缓存，然后对其输出数据进行判断，若是报头则送入FIFO3缓存，若是数据部分则送入FIFO2缓存，最后将FIFO2数据送往密码芯片进行处理;经密码芯片处理的数据首先放入FIFO4进行缓存，然后控制FIFO3和FIFO4将一个数据包的头和数据写入FIFO5中，重新封装成一个完整的数据包;重新封装的IPV6数据包经过信号转换模块变为16位125MHz的并行信号，并通过ROCKETIO高速通道转换为2.5GHz高速串行差分信号送出。

　　可以看出，经过以上流程，实现了一个数据包的拆分和重新封装。
1 IPV6数据包的拆分

　　用FPGAP实现IPV6数据包的拆分，主要是通过控制几个FIFO的数据输入输出来实现的。FPGA内部的拆分单元电路的物理连接如图2所示，其中FIFO的作用是缓存IPV6数据包，FIFO2的作用是缓存IPV6数据包的数据部分，FIFO3的作用是缓存IPV6数据包的包头。

　　图中的三个FIFO都是由Xilinx公司的开发工具ISE6.1自带的Core IP生成的。其中FIFO1和FIFO3是同步FIFO，工作时钟为频率62.5MHz，输入输出数据宽度都是66bit;FIFO2是异步FIFO，输入时钟频率为62.5MHz，输出时钟频率为50MHz(密码芯片的工作时钟频率为50MHz)，输入输出数据宽度都是64bit。

　　FIFO1的输入数据为IPV6数据包。可以看出，该数据是以并行的66bit信号传输的，即每一时钟周期并行传送66bit数据，其中每个周期的高两位(即65位和64位)为数据包的头尾标志，这是IPV6路由器内部根据实际处理需要加上的，“10”表示一个完整数据包的第一周期，“11”表示数据包的中间内容，“01”表示一个完整数据包的最后一个周期。因为IPV6数据包的包头是固定长度的，为40字节(等于5×64bit)，故数据的前五个周期为IPV6数据包的包头，包头后面跟的就是数据包的数据部分。