vivado

  Vivado   Vivado设计套件,是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具,这些均建立在共享的可扩展数据模型和通用调试环境基础上。集成的设计环境——Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具,这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBAAXI4互联规范、IP-XACTIP封装元数据、工具命令语言(TCL)、Synopsys系统约束(SDC)以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。

  • vivado资讯

重磅升级,不止于快!米尔ZYNQ 7010/7020全面适配Vivado & PetaLinux 2024.2,精修实战痛点,前瞻布局CRA法案!

米尔科技 ZYNQ 2025-10-23

做了个无线的FPGA调试器!支持Vivado!

FPGA 调试器 2024-11-27

Board从入门到精通系列(七)

MP3 Board 2017-10-11

使用VIVADO对7系列FPGA的高效设计心得

FPGA VIVADO 2017-10-11

Board从入门到精通系列(六)

FPGA Vivado 2017-10-11

创建ZYNQ处理器设计和Logic Analyzer的使用

ZYNQ LogicAnalyzer 2017-10-11

Xilinx 广泛部署动态重配置技术

Xilinx Vivado 2017-04-23

FPGA 101:用Vivado HLS为软件提速

FPGA Vivado 2016-10-18

Xilinx 开源TCL库正式发布

TCL Vivado 2016-10-18

揭开未扩展时钟的秘密

尝试通过算法重构和Vivado HLS生成高效的处理流水线

算法重构 Vivado 2016-10-16

用Vivado IPI和赛灵思IP实现更快速的设计输入

Vivado 2016-10-16

Vivado设计套件提升设计生产力的九大优势

Vivado IPI 为 Aurora 设计开放 FPGA 共享资源

Vivado Aurora 2016-01-27

Xilinx 宣布Vivado设计套件开始支持16nm UltraScale+产品早期试用

Xilinx Vivado 2015-07-25

Vivado HLS推动协议处理系统蓬勃发展(上)

Vivado FIFO 2015-04-28

Vivado HLS推动协议处理系统蓬勃发展(下)

Vivado FIFO 2015-04-29

用Xilinx Vivado HLS实现浮点复数QRD矩阵分解

Xilinx Vivado 2015-04-23

Xilinx: Stay Young, Stay energetic

Vivado HLS FPGA 2014-05-15

用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式视觉应用开发

赛灵思 Vivado 2014-03-06

使用赛灵思Vivado设计套件的九大理由

赛灵思 Vivado 2013-11-11

赛灵思推出Vivado设计套件WebPACK版本

赛灵思 WebPACK 2012-12-25

赛灵思发布Vivado设计套件2012.3将生产力提升数倍

赛灵思 FPGA 2012-10-25

赛灵思新一代Vivado设计套件首次面向公众开放

赛灵思 DSP 2012-07-27

赛灵思重回DAC并提出关键问题

赛灵思 Vivado 2012-06-06

Vivado震撼来袭 FPGA进入全面可编程时代

Vivado FPGA 2012-04-27

赛灵思客户共贺Vivado设计套件推出

赛灵思 封装 2012-04-27

针对未来十年 “All Programmable”器件的颠覆之作

赛灵思 器件 2012-04-27

赛灵思Vivado设计套件震撼登场

赛灵思 半导体 2012-04-27

赛灵思公开发布Vivado设计套件常见问题解答

赛灵思 封装 2012-04-27

Vivado 高层次综合演示

Vivado 赛灵思 2012-04-26

Vivado IP集成器设计演示

赛灵思 Vivado 2012-04-26

赛灵思 Vivado 设计套件常见问题

Vivado 赛灵思 2012-04-25

Vivado HLS把ELS带入主流

Vivado HLS 2012-04-25

赛灵思推出 Vivado 设计套件工程师观点

Vivado 赛灵思 2012-04-25
相关标签

Vivado