标签 RTL技术社区 技术资讯
RTL

RTL是Real Time Logistics的缩写, 意为:实时物流,是顺应新经济变革的当代物流理念,与现代物流理念区别在于,实时物流不仅关注物流系统成本,更关注整体商务系统的反应速度与价值;不仅是简单地追求生产、采购、营销系统中的物流管理与执行的协同与一体化运作,更强调的是与企业商务系统的融合,形成以供应链为核心的商务大系统中的物流反应与执行速度,使商流、信息流、物流、资金流四流合一,真正实现企业追求“实时”的理想目标。   RTL在电子科学中指的是电阻晶体管逻辑电路。   在计算机科学中指的是real time language 即,实时语言。   Delphi的很多可用的特性都来自于它的“运行时库”,简称RTL。

  • RTL资讯

西门子发布Tessent RTL Pro强化可测试性设计能力

Cadence推出Joules RTL Design Studio,将RTL生产力和结果质量提升到新的高度

Cadence RTL 2023-07-17

Cadence扩展JasperGold平台用于高级形式化RTL签核

Cadence RTL 2017-06-05

如何通过RTL分析、SDC约束和综合向导更快推出FPGA设计

RTL SDC 2017-06-04

Mentor Graphics Catapult 平台将设计启动到验证收敛的

Mentor RTL 2016-06-12

数字电路设计入门之数字设计的任务和两项基本功

Verilog RTL 2016-04-20

FPGA入门者必读宝典:详述开发流程每一环节的物理含义和实现目标

FPGA RTL 2015-08-27

精确估算SoC设计动态功率的新方法

SoC RTL 2015-08-05

精确估算SoC设计动态功率的新方法

SoC RTL 2015-08-01

不同的verilog代码风格看RTL视图之三

verilog RTL 2015-02-06

不同的verilog代码风格看RTL视图之二

verilog RTL 2015-01-26

不同的verilog代码风格看RTL视图之一

FPGA verilog 2015-01-21

浅淡逻辑设计的学习(一)

逻辑设计 IC 2014-11-08

解析FPGA低功耗设计

FPGA 低功耗 2014-10-31

Excellicon工具被灿芯半导体采用,用以缩短时序收敛过程加快产品交付

Excellicon 灿芯 2014-04-02

Synopsys IC Compiler II改变设计游戏规则后端物理设计吞吐量提高10倍

Synopsys IC 2014-03-25

Cadence宣布并购Forte Design Systems

Cadence SystemC 2014-02-10

如何调试数字硬件设计

数字硬件 RTL 2014-01-27

基于时序逻辑等效性检查方法的RTL验证

RTL 时序逻辑 2013-04-16

用RTL测试平台验证事务级IP模型

RTL 测试平台 2012-05-21

Cadence推出新一代Encounter RTL-to-GDSII流程

Cadence RTL-to-GDSII 2012-03-06

基于RTL综合策略的状态机优化方案

RTL 策略 2012-01-04

在FPGA设计中使用Precision RTL 综合实例

综合 实例 2010-06-24

Synopsys综合和布局及布线生产效率提升两倍

Synopsys RTL 2010-04-08

Design Compiler 2010将综合和布局及布线的生产效率提高2倍

Synopsys Galaxy 2010-04-07

中芯国际和新思科技携手推出Reference Flow 4.0

中芯国际 65纳米 2009-06-24

利用现成FPGA开发板进行ASIC原型开发

FPGA ASIC 2009-04-17

Magma 最新版Talus Design面世

Magma RTL 2009-04-15

Cadence推出C-to-Silicon Compiler拓展系统级产品

Cadence RTL 2008-07-16

CADENCE与Common Platform及ARM合作提供45纳米RTL-to-GDSII参考流程

提高DFT设计测试覆盖率的有效方法

寄存器 逻辑 2008-05-26

新型高精度时钟芯片RTL-4553

时钟芯片 RTL-4553 2007-08-21

8位单片机与以太网控制器RTL8029接口的VHDL设计

VHDL RTL 2006-06-21