标签 锁相环技术社区

锁相环

能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。锁相环的基本结构如图1,其中鉴相器用来鉴别输入信号ui与输出信号u0之间的相位差,并输出误差电压ud。ud中的噪声和干扰成分被低通性质的环路滤波器滤除,形成压控振荡器(VCO)的控制电压uC。uC作用于压控振荡器的结果是把它的输出振荡频率f0拉向环路输入信号频率fi,当二者相等时,环路被锁定,称为入锁。查看更多>>

  • 锁相环资讯

鉴相鉴频器(PFD)入门

鉴相鉴频器 PFD 2026-04-07

PLL 合成器总体设计思路与详细实现方案

锁相环 设计 2025-11-11

双路径技术实现PLL合成器超宽环路带宽与超低相位噪声

锁相环 高带宽 2025-11-11

利用锁相环进行调频解调

锁相环 调频解调 2025-11-07

灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案

锁相环技术解析(下)

锁相环 2022-11-23