FPGA设计技术社区-电子产品世界网

1、不建议使用组合逻辑时钟或门控时钟。组合逻辑和门控时钟很容易产生毛刺，用组合逻辑的输出作为时钟很容易使系统产生误动作。2、不建议使用行波时...

FPGA设计使用 2018-08-07

复杂度日益增加的系统设计要求高性能FPGA的设计与PCB设计并行进行。通过整合FPGA和PCB设计工具以及采用高密度互连(HDI)等先进的制造工艺，这种设计方法...

FPGA设计 PCB设计 2018-07-27

随着抗干扰通信体制的广泛应用，实现全概率信号截获的接收机是非常需要的，而其关键是实时处理。由于宽带信号接收系统的采样速率很高，很难直接进行实...

EDA FPGA设计 2018-07-27

利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少...

多路复用器 FPGA设计 2017-06-05

如果您的FPGA设计无法综合或者没能按预期在开发板上正常工作，原因往往不明，要想在数以千计的RTL和约束源文件......

智能调试技术隔离 2014-01-21

大多数FPGA设计人员都充满热情地开展专业化问题解决和创造性工作，当然，他们工作压力也相当大，工作流程也非常......

RTL分析 SDC约束 2014-01-21

FPGA设计