- 摘 要：本论文介绍视频编解码IP核在SOPC中的设计，用Verliog HDL实现其各个功能子模块，全部调试仿真通过合并成一个模块，实现了视频信号的采集，分配，存储以及色度空间的转换。整个模块都通过仿真实现与验证，很好的达到了系统的要求。关键字：SOPC；视频编解码；IP核；Verilog HDL 引言 基于Nios II软核的SOPC是Altera公司提出的片上可编程系统解决方案，它将CPU、存储器、I/O接口、DSP模块以及锁相环的系统设
- 关键字：
嵌入式系统 单片机 SOPC 频编解码 SOPC 视频编解码 IP核 Verilog HDL
- 摘要：本文介绍一种嵌入式系统仿真方法，通过一种特殊设计的指令集仿真器ISS将软件调试器软件Keil uVision2和硬件语言仿真器软件Modelsim连接起来，实现了软件和硬件的同步仿真。
关键词：BFM，TCL，Verilog，Vhdl，PLI，Modelsim，Keil uVision2，ISS，TFTP，HTTP，虚拟网卡，Sniffer，SMART MEDIA，DMA，MAC，SRAM，CPLD
缩略词解释：
BFM：总线功能模块。在HDL
- 关键字：
BFM TCL Verilog Vhdl PLI Modelsim MCU和嵌入式微处理器
- 引言：数字滤波器是语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件，它能满足波器对幅度和相位特性的严格要求，避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。有限冲激响应(FIR)滤波器能在设计任意幅频特性的同时保证严格的线性相位特性。
一、FIR数字滤波器
FIR滤波器用当前和过去输入样值的加权和来形成它的输出，如下所示的前馈差分方程所描述的。
FIR滤波器又称为移动均值滤波器，因为任何时间点的输出均依赖于包含有最新的M个输入样值的一个窗。
- 关键字：
嵌入式系统 单片机 Verilog HDL FIR 数字滤波器 嵌入式
- 第一部分：说明
1.准则的重要程度分三个层次：
好的经验 -- 表明这条规则是一般情况下比较好的经验，在大多数的情况下要遵循,在特殊情况下可以突破这一规则。
推荐 -- 推荐这一规则，在遵循这一规则的条件下，一般不会出现问题；
强烈推荐 -- 表示严格规定，除非出现特别特殊的情况，否则要严格遵守。
2．斜体部分一般表明不按照规则执行，会出现的问题和现象，或一些相关注释。
3．版本及修订工作
姓名 徐欣，孙广富
修订 规范的最初发布
日期 2002-6-30
- 关键字：
HDL 编码风格 编码指南 嵌入式
- 规范很重要
工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话，过一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘了，更不要说检错了；如果一个项目做了一半一个人走了，接班的估计得从头开始设计；如果需要在原来的版本基础上增加新功能，很可能也得从头来过，很难做到设计的可重用性。
在逻辑方面，我觉得比较重要的规范有这些： 1.设计必须文档化。要将设计思路，详细实现等写入文档，然
- 关键字：
verilog
- 介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。
- 关键字：
Verilog SDRAM FPGA 控制器
- 使用Verilog实现基于FPGA的SDRAM控制器(图)
摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机
引言---在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小、速度快、容量大，是比较理想的器件。但SDRAM的控制逻辑比较复杂，对时序要
- 关键字：
Verilog 存储器
- 摘 要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步FIFO的方式给出了这个问题的一种解决方法，并采用Verilog 硬件描述语言通过前仿真和逻辑综合完成设计。 关键词：异步FIFO；时钟域；Verilog引言当今集成电路设计的主导思想之一就是设计同步化，即对所有时钟控制器件(如触发器、RAM等)都采用同一个时钟来控制。但在实际的应用系统中，实现完全同步化的设计非常困难，很多情况下不可避免地要完成数据在不同时钟域间的传递(如高速模块
- 关键字：
Verilog 时钟域 异步FIFO
- 从数字系统设计的性质出发，结合目前迅速发展的芯片系统，比较、研究各种硬件描述语言。
- 关键字：
HDL 硬件描述语言 发展
verilog hdl介绍
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Aut [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
