首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> verilog hdl

verilog hdl 文章 进入verilog hdl技术社区

Verilog HDL基础教程之：实例4 PS/2接口控制

  • 实例的内容及目标1.实例的主要内容本实例通过Verilog编程实现在红色飓风II代Xilinx开发板上面实现对键盘、LCD、RS-232等接口或者器件进行控制，将有键盘输入的数据在LCD上面显示出来，或者通过RS-232在PC机上的超级
  • 关键字： Verilog  HDL  PS  基础教程    

Verilog HDL基础教程之：组合逻辑电路的实现

  • 数字逻辑电路分为两种，分别是组合逻辑与时序逻辑。(1)组合逻辑：输出只是当前输入逻辑电平的函数(有延时)，与电路的原始状态无关的逻辑电路。也就是说，当输入信号中的任何一个发生变化时，输出都有可能会根据其变化
  • 关键字： Verilog  HDL  基础教程  组合逻辑电路    

Verilog HDL与C语言的区别与联系详解

  • 数字电路设计工程师一般都学习过编程语言、数字逻辑基础、各种EDA软件工具的使用。就编程语言而言，国内外大多数学校都以C语言为标准，只有少部分学校使用Pascal 和Fortran。算法的描述和验证常用C语言来做。例如要
  • 关键字： Verilog  HDL  C语言  详解    

Verilog HDL独家程序设计经验分享

  • 对于Verilog HDL的初学者，经常会对语法中的几个容易混淆的地方产生困惑。下面列出几个常见问题和解决它们的小窍门。1.“=”和“=”的区分方法前面的内容已经从原理上解释了阻塞(=)和非阻塞(=
  • 关键字： Verilog  HDL  家  程序设计    

Verilog HDL基础教程之：程序基本结构

  • Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言，也是一种结构描述的语言。也就是说，既可以用电路的功能描述，也可以
  • 关键字： Verilog  HDL  基础教程  程序    

ISE入门三部曲

  • 本着方便后来人，不用那么苦逼的去看英文资料，可以更快的入门，同时也为了这接近一年的时间天天写Verilog作结，马上就要去上一年课了，不用再写代码，也不用再熬夜咯。为了方便阐述，以一个简单的8路选择器作为例子。
  • 关键字： ISE  8路选择器  Verilog  工程建立  入门  常见错误  

FPGA设计经验谈

  • 从大学时代第一次接触FPGA至今已有10多年的时间。至今记得当初第一次在EDA实验平台上完成数字秒表，抢答器，密码锁等实验时，那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。
  • 关键字： FPGA  EDA  VHDL  Verilog  时钟  IP核  

玩转FPGA必备基础

  • 通过论坛里如火如荼的FPGA DIY活动就能看出来FPGA必然是现今的技术热点之一。无论学生还是工程师都希望跨进FPGA的大门。网络上各种开发板、培训班更是多如牛毛，仿佛在告诉你不懂FPGA你就OUT啦。那么我们要玩转FPGA必须具备哪些基础知识呢?下面我们慢慢道来。
  • 关键字： FPGA  HDL  Altera  Xilinx  DIY  

U盘SoC的设计与实现

  • 设计和实现了U盘SoC。本系统包括USB CORE和已验证过的CPU核、Nandflash、UDC_Control等模块，模块间通过总线进行通信。其中USB CORE为本文设计的重点，用Verilog HDL语言实现，同时并为此设计搭建了功能完备的Modelsim仿真环境，进行了仿真验证。
  • 关键字： U盘  片上系统  USB  Verilog HDL  

电路设计模块化与设计重利用

  • 摘要：本文主要介绍了在Cadence Board Design System上实现电路设计模块化与设计重利用的设计方法。
    关键词：Cadence Concept—HDL；原理图；子电路；模块化；层次化

    随着电路设计复杂程度的增加，设计
  • 关键字： Cadence Concept&mdash  HDL  原理图  子电路  模块化  层次化  

基于SATAII协议的CRC32并行算法的研究

  • 在介绍CRC校验原理和传统CRC32串行比特算法的基础上，由串行比特型算法推导出一种CRC32并行算法、并结合SATAⅡ协议的要求，完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言，对SATA协议中帧结构数据进行仿真，验证该CRC32并行算法能够满足SATA接口实时处理的要求。
  • 关键字： CRC32  并行算法  SATA  Verilog  

8位无符号数乘法运算HDL设计实例

  • 原理分析 加减乘除是运算的基础，也是我们在小学课堂里的重点必修课。乘除运算虽然对于我们今天来说还是小菜一碟，让计算机做起来也是九牛一毛不足挂齿，但是要真探究一下计算机是如何完乘除运算的，可还真有
  • 关键字： HDL  8位  符号  乘法运算    

Verilog HDL语言在FPGA/CPLD开发中的应用

  • 1 引言近30年来，由于微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入系统的多种模式。可以说
  • 关键字： Verilog  FPGA  CPLD  HDL    

Verilog按键消抖的理解

  • 按键在按下时会产生抖动，释放时也会产生抖动，所以在设计键盘扫描程序时必须考虑按键的消抖，我们一般只考虑按下 ...
  • 关键字： Verilog  按键消抖  延时  

Verilog代码命名六大黄金规则

  • Verilog代码命名六大黄金规则,关于Verilog代码中命名的六大黄金规则。　　1. 系统级信号的命名。　　系统级信号指复位信号，置位信号，时钟信号等需要输送到各个模块的全局信号；系统信号以字符串Sys开头。　　2. 低电平有效的信号后一律加下划线
  • 关键字： 黄金  规则  六大  命名  代码  Verilog  
共205条 9/14 |‹ « 5 6 7 8 9 10 11 12 13 14 »

verilog hdl介绍

Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 　　Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Aut [ 查看详细 ]

verilog hdl电路

更多

verilog hdl相关帖子

更多

verilog hdl资料下载

更多

verilog hdl专栏文章

更多

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473