首页　资讯　商机　下载　拆解　高校　招聘　杂志　会展　 EETV　百科　问答　电路图　工程师手册　 Datasheet　 100例　活动中心　 E周刊阅读　样片申请

EEPW首页 >> 主题列表 >> cadence

cadence 文章进入cadence技术社区

Cadence发布Verisium AI-Driven Verification Platform引领验证效率革命

楷登电子（美国 Cadence 公司）近日宣布，推出 Cadence® Verisium™ Artificial Intelligence (AI)-Driven Verification Platform，整套应用通过大数据和 JedAI Platform 来优化验证负荷、提高覆盖率并加速 bug 溯源。Verisium 平台基于新的 Cadence Joint Enterprise Data AI (JedAI) Platform，并与 Cadence 验证引擎原生集成。随着 SoC 复杂性不断提高，
关键字： Cadence Verisium AI-Driven Verification Platform 验证

联电与Cadence携手22纳米模拟与混合信号设计认证

联华电子与Cadence于今(8月24)日共同宣布，Cadence的模拟与混合信号(Analog/Mixed Signal, AMS)芯片设计流程获得联华电子22纳米超低功耗 (22ULP)与22纳米超低漏电(22ULL)制程认证，此流程可优化制程效率、缩短设计时间，加速5G、物联网和显示等应用设计开发，满足日渐增高的市场需求。联电的22纳米制程具有超低功耗和超低漏电的技术优势，可满足在科技创新发展下，使用时间长、体积小、运算强的应用需求。经联电认证的Cadence AMS设计流程，提供了整合
关键字：联电 Cadence 22纳米模拟与混合信号

Cadence 通过面向 TSMC 先进工艺的 PCIe 5.0 PHY 和控制器 IP 规范合规性认证

楷登电子（美国 Cadence 公司）今日宣布，其面向 TSMC N7、N6 和 N5 工艺技术 PCI Express®（PCIe®）5.0 规范的 PHY 和控制器 IP 在 4 月举行的业界首次 PCIe 5.0 规范合规认证活动中通过了 PCI-SIG® 的认证测试。Cadence® 解决方案经过充分测试，符合 PCIe 5.0 技术的 32GT/s 全速要求。该合规计划为设计者提供测试程序，用以评估系统级芯片（SoC）设计的 PCIe 5.0 接口是否会按预期运行。面向 PCIe 5
关键字： Cadence TSMC PCIe 5.0

联发科与瑞萨采用Cadence Cerebrus AI方案优化芯片PPA

Cadence Design Systems, Inc.宣布，Cadence CerebrusÔ智能芯片设计工具(Intelligent Chip Explorer) 获得客户采用于其全新量产计划。此基于 Cadence Cerebrus 采用人工智能 (AI) 技术带来自动化和扩展数字芯片设计能力，能为客户优化功耗、效能和面积 (PPA)，以及提高工程生产力。Cadence Cerebrus 运用革命性的AI技术，拥有独特的强化学习引擎，可自动优化软件工具和芯片设计选项，提供更好的 PPA进而大幅减少工
关键字：联发科瑞萨 Cadence Cerebrus AI 芯片PPA

适用于电池供电设备的热感知高功率高压板

电池供电马达控制方案为设计人员带来多项挑战，例如，优化印刷电路板热效能至今仍十分棘手且耗时；但现在，应用设计人员可利用现代化电热仿真器轻松缩短上市时间。如今，电池供电马达驱动解决方案通常可用极低的工作电压提供数百瓦的功率。在此类应用中，为确保整个系统的效能和可靠性，必须正确管理马达驱动设备的电流。事实上，马达电流可能会超过数十安培，导致变流器内部耗散功率提升。为变流器组件施加较高的功率将会导致运作温度升高，效能下降，如果超过最额定功率，甚至会突然停止运作。优化热效能同时缩小大小，是变流器设计过程中的重要一
关键字：电池供电热感知高功率高压板 ST Cadence

当人工智能遇到EDA，Cadence Cerebrus以机器学习提升EDA设计效能

随着算力的不断提升，人工智能的应用逐渐渗透到各个行业。作为人工智能芯片最关键的开发工具EDA，是否也会得到人工智能应用的助力从而更好地提升服务效率呢？答案自然是肯定的。随着半导体芯片设计的复杂度不断提升，以及芯片包含功能的日渐广泛，EDA的设计过程越来越需要借助人工智能来尽可能避免一些常见的设计误区，并借助大数据的优势来实现局部电路设计的最优化。在可以预见的未来，随着人工智能技术的不断引入，借助大数据和机器学习的优势，EDA软件将可以提供更高效更强大的设计辅助功能。近日，楷登电子（Cadenc
关键字：人工智能 EDA Cadence Cerebrus

大幅缩减设计进程 Cadence新设备为硬件仿真验证提速

当前随着国内IC设计产业越来越受关注，短时间内涌现出海量的IC设计初创企业，对这些初创或者正在快速成长的IC设计企业来说，如何尽可能缩短设计进程，加速设计上市时间是一个不可回避的关键点。作为当下几乎已经占据IC设计近60%工作量的仿真与验证环节，如果能够借助先进的工具大幅缩短这个过程所需的时间，那么将为诸多IC设计企业的产品成功增添重要的砝码。为了更好地提升IC设计客户的仿真与验证效率，三大EDA公司不断更新各自的仿真验证工具，希望尽可能将该环节的时间大幅压缩，其中Cadence选择推出下一代
关键字： Cadence Palladium Z2 Protium X2 仿真验证

Cadence推出新一代电路仿真器FastSPICE 效能高达3倍

Cadence 宣布全新的Cadence Spectre FX 仿真器(Simulator)，此新一代的FastSPICE电路仿真器能够有效验证内存和大规模系统单芯片(SoC)设计。Spectre FX 仿真器中具创新和可扩展性的FastSPICE架构，可为客户提供高达3倍的效能。当今复杂的内存和SoC设计需要高精度和快速模拟效能，以确保按预期运作并满足芯片规格。此外，在芯片验证过程中，布局后寄生效应变得越来越重要，尤其是对于先进制程设计而言，要考虑布局对芯片功能的影响。 FastSPICE求解器可在S
关键字： Cadence 电路仿真器 FastSPICE

静电枪电路模型的建立及验证

ESD一直是电气和电子元件产品的主要关注点和突出威胁。在系统级ESD测试过程中，通常用静电枪来模拟ESD放电场景，放电电流波形必须符合IEC 61000-4-2标准。但标准给的误差范围较大，较大的误差会影响仿真结果的准确性。本文在Cadence下建立了静电枪电路模型，包括接触放电模型和HBM模型，具有较高的精确性。模型产生的电流波形与实际测试电流波形吻合性较好，验证了模型的准确性。该电路模型为静电放电仿真提供了一个新的激励源。
关键字： 202008 静电放电 Cadence 电路模型静电枪

云端部署引领IC设计迈向全自动化

随着科技应用走向智能化、客制化，系统复杂度明显增长，IC设计业者要抢占车用、通讯或物联网等热门市场，以强大运算力实现快速验证与设计已不足够，部署弹性和整合资源将成为开发的关键考虑，云端部署会是重要的一步棋。通讯、车用和物联网是未来IC应用的主要场域，尤其随着持续开发人工智能应用，以及扩大部署5G、Wi-Fi 6等新一代网络技术，这些颇具潜力的应用展现了强劲成长。根据市调机构IC Insights上（6）月公布的研究显示，消费性及通讯IC类仍居IC市场最高市占率，至2024年预计将达35.5%，在近20年来
关键字： Cadence 台积电 EDA IC设计

先进制程推升算力需求云端EDA带来灵活弹性

而随着芯片制程不断缩小，单一芯片内的晶体管与电路数量也持续倍增，芯片的生产流程也进入了新的时代，云端IC设计就是其中之一趋势
关键字：先进制程云端 EDA Cadence Mentor

Cadence台积电微软以云计算缩减IC设计验证时间

Cadence Design Systems, Inc.宣布与台积电及微软三方合作之成果。该合作的重点是利用云端基础架构来缩短半导体设计签核时程。透过此合作，客户将可藉由微软 Azure上的Cadence CloudBurst平台，采用台积电技术的Cadence Tempus时序签核解决方案及Quantus提取解决方案，获得加速完成时序签核的途径。台积电设计建构管理处资深处长Suk Lee表示：「半导体研发人员正以先进的制程技术来实现与满足超过其功率及效能上的要求。但在日益复杂的先进制程签核要求下，使得实
关键字： Cadence 台积电微软 IC设计

Cadence与联电合作开发28纳米HPC+工艺中模拟/混合信号流程的认证

联华电子今（6日）宣布Cadence®模拟/混合信号（AMS）芯片设计流程已获得联华电子28纳米HPC+工艺的认证。透过此认证，Cadence和联电的共同客户可以于28纳米HPC+工艺上利用全新的AMS解决方案，去设计汽车、工业物联网（IoT）和人工智能（AI）芯片。此完整的AMS流程是基于联电晶圆设计套件（FDK）所设计的，其中包括具有高度自动化电路设计、布局、签核及验证流程的一个实际示范电路，让客户可在28纳米的HPC+工艺上实现更无缝的芯片设计。Cadence AMS流程结合了经客制化确认的类比
关键字： Cadence 联电 28纳米HPC 工艺中模拟/混合信号流程认证

Cadence推出Clarity 3D场求解器，为系统级分析和设计提供前所未有的性能及容量

内容提要： • Clarity 3D Solver场求解器是Cadence系统分析战略的首款产品，电磁仿真性能比传统产品提高10倍，并拥有近乎无限的处理能力，同时确保仿真精度达到黄金标准 • 全新的突破性的架构针对云计算和分布式计算的服务器进行优化，使得仿真任务支持调用数以百计的CPU进行求解 • 真正的3D建模技术，避免传统上为了提高仿真效率而人为对结构进行剪切带来的仿真精度降低的风险 • 轻松读取所有标准芯片和IC封装平台的设计数据，并与Cadence设计平台实现专属集成
关键字： Cadence Cadence® Clarity™ 3D Solver场求解器

Arm、Cadence、Xilinx联合推出基于TSMC 7纳米工艺的首款Arm Neoverse系统开发平台，面向下一代云到边缘基础设施

　　中国上海，2019年3月13日—Arm、Cadence Design Systems, Inc. (NASDAQ: CDNS) 和Xilinx, Inc. (NASDAQ: XLNX)今日宣布，联合推出基于全新ArmÒ Neoverse™ N1的系统开发平台，该平台将面向下一代云到边缘基础设施，并已在TSMC(TWSE: 2330, NYSE: TSM) 7纳米FinFET工艺上得到全面硅验证。Neoverse N1 系统开发平台(SDP)同时也是业内第一个7纳米基础设施开发平台，可利
关键字： Arm Cadence Xilinx

共358条 3/24 « 1 2 3 4 5 6 7 8 9 10 » ›|

cadence介绍

EDA仿真软件Cadence -------------------------------------------------------------------------------- Cadence Design Systems Inc.是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其解决方案旨在提升和监控半导 [ 查看详细 ]

cadence 文章进入cadence技术社区

Cadence发布Verisium AI-Driven Verification Platform引领验证效率革命

联电与Cadence携手22纳米模拟与混合信号设计认证

Cadence 通过面向 TSMC 先进工艺的 PCIe 5.0 PHY 和控制器 IP 规范合规性认证

联发科与瑞萨采用Cadence Cerebrus AI方案优化芯片PPA

适用于电池供电设备的热感知高功率高压板

当人工智能遇到EDA，Cadence Cerebrus以机器学习提升EDA设计效能

大幅缩减设计进程 Cadence新设备为硬件仿真验证提速

Cadence推出新一代电路仿真器FastSPICE 效能高达3倍

静电枪电路模型的建立及验证

云端部署引领IC设计迈向全自动化

先进制程推升算力需求云端EDA带来灵活弹性

Cadence台积电微软以云计算缩减IC设计验证时间

Cadence与联电合作开发28纳米HPC+工艺中模拟/混合信号流程的认证

Cadence推出Clarity 3D场求解器，为系统级分析和设计提供前所未有的性能及容量

Arm、Cadence、Xilinx联合推出基于TSMC 7纳米工艺的首款Arm Neoverse系统开发平台，面向下一代云到边缘基础设施

cadence介绍

cadence相关帖子

cadence资料下载

cadence视频

cadence专栏文章

相关主题

热门主题

cadence 文章 进入cadence技术社区

cadence介绍

cadence相关帖子

cadence资料下载

cadence视频

cadence专栏文章

相关主题

热门主题

cadence 文章进入cadence技术社区