首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cadence.spb.15.2.

cadence.spb.15.2. 文章 进入cadence.spb.15.2.技术社区

Cadence助力Denso大幅提升IC设计效率

  •    Cadence设计系统公司日前宣布,汽车零部件生产商Denso公司在改用了Cadence定制/模拟与数字流程之后,在低功耗混合信号IC设计方面实现了质量与效率的大幅提升。将Cadence Encounter RTL-to-GDSII流程应用于设计的数字部分之后,Denso表示比之前采用的流程减小了10%的面积,功耗降低了20% 。在设计的模拟部分,根据多次测试的数据结果,Denso使用Cadence Virtuoso定制/模拟流程(6.1版)实现了30%的效率提升,并预计在实际设计上也有相
  • 关键字: Cadence  IC设计  

基于MRF24J40的IEEE802.15.4无线收发器电路方案设计

  •  1 IEEE802.15.4收发器芯片MRF24J40  IEEE802.15.4 无线收发器MRF24J40芯片内部包含有SPI接口、控制寄存器、MAC模块、PHY驱动器四个主要的功能模块,支持 IEEE802.15.4,MiWiTM,ZigBee等协议,工作在2.405~2.48
  • 关键字: 电路  方案设计  收发器  无线  MRF24J40  IEEE802.15.4  基于  

Denso采用Cadence混合信号、低功耗解决方案

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)日前宣布,汽车零部件生产商Denso公司在改用了Cadence定制/模拟与数字流程之后,在低功耗混合信号IC设计方面实现了质量与效率的大幅提升。将Cadence Encounter RTL-to-GDSII流程应用于设计的数字部分之后,Denso表示比之前采用的流程减小了10%的面积,功耗降低了20% 。
  • 关键字: Cadence  Denso  混合信号  

Cadence PCB设计使用笔记

  • 一、安装:
    SPB15.2 CD1~3,安装1、2,第3为库,不安装
    License安装:
    设置环境变量lm_license_file D:Cadencelicense.dat
    修改license中SERVER yyh ANY 5280为SERVER zeng ANY 5280二、用Design Entry CIS
  • 关键字: Cadence  PCB  使用笔记    

Cadence PCB设计仿真技术介绍

  • Cadence PCB设计仿真技术提供了一个全功能的模拟仿真器,并支持数字元件帮助解决几乎所有的设计挑战,从高频系统到低功耗IC设计,这个强大的仿真引擎可以容易地同各个Cadence PCB原理图输入工具结合,加速了上市时间
  • 关键字: Cadence  PCB  仿真技术    

富士通选用Cadence签收解决方案应用于最新参考设计流程

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),日前宣布富士通半导体有限公司已经采用Cadence Encounter Timing System(ETS)进行时序签收,此前富士通半导体集团公司旗下的富士通半导体和富士通VLSI有限公司的工程师们完成了一系列ASIC/ASSP和SoC设计的全面对比。
  • 关键字: Cadence  芯片  

CadenceRTL-to-GDSII流程帮助夏普缩短设计周期

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),日前宣布夏普公司已经采用Cadence® Encounter ®RTL-to-GDSII流程开发其CMOS图像传感器,与过去的设计流程相比,在设计周期方面加快了两倍。除了加快产品上市时间外,夏普在时序、面积和生产效率方面也获得大幅改进。
  • 关键字: Cadence  夏普  传感器  

Cadence Digital PHY Design IP被灿芯半导体所采用

  • 全球电子设计创新领先企业Cadence设计系统公司 (NASDAQ: CDNS),日前宣布与灿芯半导体共同合作,将Cadence DDR Soft DLL PHY IP应用于中芯国际集成电路制造有限公司(SMIC)生产工艺的设计体系。
  • 关键字: Cadence  灿芯  存储器  

CADENCE PCB设计技术方案

  • CADENCE PCB设计解决方案能为解决与实现高难度的与制造密切相关的设计提供完整的设计环境,该设计解决方案集成了从设计构想至最终产品所需要的一切设计流程,包含设计输入元件库工具、PCB编辑器和一个自动/交互连布线
  • 关键字: CADENCE  PCB  设计技术  方案    

三星和Cadence发布20纳米数字设计方法

  • 全球电子设计创新领先企业Cadence设计系统公司(纳斯达克: CDNS) 日前宣布,三星电子与Cadence合作推出20纳米设计方法,包含双重图形光刻(double patterning)技术,面向共同用户的开发和内部测试芯片。Cadence与三星的合作为移动消费电子产品带来了新的工艺进展,使得20纳米及未来工艺节点设计成为可能。
  • 关键字: Cadence  三星  20纳米  

Cadence物理验证系统符合台积电28nm, 20nm的工艺要求

  • 全球电子设计创新领先企业Cadence设计系统公司(纳斯达克: CDNS),日前宣布台积电已授予Cadence®Physical Verification System(PVS)28纳米设计签收认可,并完成台积电20纳米工艺第一阶段认证。
  • 关键字: Cadence  28nm  

Cadence与Virtuoso设计平台获得TSMC 20纳米Phase I认证

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),日前宣布针对20纳米设计、实现和验证/签收, Cadence的Encounter数字与Virtuoso定制/模拟设计平台获得了TSMC Phase I认证。
  • 关键字: Cadence  20纳米  

Cadence与TSMC在3D-IC设计基础架构方面展开合作

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) ,日前宣布其与TSMC在3D-IC设计基础架构开发方面的合作。
  • 关键字: Cadence  TSMC  3D-IC  

Cadence宣布已助力一款20纳米测试芯片成功流片

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),日前宣布其已助力STMicroelectronics的一款20纳米测试芯片成功流片,采用定制模拟与数字方法学,实现20纳米高级工艺节点的混合信号SoC设计。两家公司的工程师紧密合作开发技术,使用含有Cadence Encounter和Virtuoso平台的方法进行设计、实现与签核,以及开发基础IP和一个面向20纳米工艺的基于SKILL的工艺设计包(PDK)。
  • 关键字: Cadence  20纳米  

Nufront第三代处理器采用Cadence接口IP解决方案

  • 全球电子设计创新领先企业Cadence设计系统公司 (NASDAQ: CDNS),日前宣布Nufront(新岸线)的NS115芯片组采用了Cadence可配置的DDR3/3L/LPDDR2存储控制器与硬化PHY IP核,应用于其双核ARM Cortex –A9移动应用处理器。TSMC 40LP工艺, 32位DDR3/LPDDR2接口的数据传输速率最高可达800Mbps,并能提供对超薄笔记本、平板电脑和智能手机等产品至关重要的基于数据流量的自动功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
  • 关键字: Cadence  DDR2  IP核  
共483条 20/33 |‹ « 18 19 20 21 22 23 24 25 26 27 » ›|

cadence.spb.15.2.介绍

您好,目前还没有人创建词条cadence.spb.15.2.!
欢迎您创建该词条,阐述对cadence.spb.15.2.的理解,并与今后在此搜索cadence.spb.15.2.的朋友们分享。    创建词条

热门主题

Cadence.SPB.15.2.    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473