- 从现有市场行情来看，国内多晶硅价格下跌的趋势将难以改变。国内可将生产成本压低到50美元/公斤以下的多晶硅企业，几乎是凤毛麟角。
森松集团(中国)(下称“森松”)董事总经理薛绛颖接受记者专访时表示，目前中国的多晶硅设备制造已较为成熟。而国内多晶硅生产商的管理、技术及工艺都有待提高，这样才能有效控制成本。
装备技术尤为关键。以森松集团为例，作为国内最大的多晶硅工艺成套设备供应商，约有80%的国内多晶硅厂，都使用其成套设备如还原炉以及相关技术。
该公司生产的还原炉要
- 关键字：
工艺 多晶硅
- 新华网北京3月27日电记者 27日从科技部获悉,我国“极大规模集成电路制造装备及成套工艺”重大专项进入全面实施阶段｡
据介绍,“极大规模集成电路制造装备及成套工艺”重大专项旨在开发集成电路关键制造装备,掌握具有自主知识产权的成套先进工艺及相关新材料技术,打破我国高端集成电路制造装备与工艺完全依赖进口的状况,带动相关产业的技术提升和结构调整｡
重大专项是实现我国中长期科技发展规划的一项重要内容,党中央､国务院高度重视重大专项的实施工作,多次召开
- 关键字：
集成电路 工艺
- 应答器设计的成本依赖于几个因素，而不仅仅是硅的成本。事实上，芯片制造工艺的成本(就其复杂性和成熟程度...
- 关键字：
功耗 低功耗 驱动 工艺 温度 电压
- 压控振荡器(VCO)是射频集成电路(RF-ICs)中的关键模块之一。近年来随着无线通信技术的快速发展，射频收发机也有了新的发展趋势，即单个收发机要实现宽频率多标准的覆盖，例如用于移动数字电视接收的调谐器一般要实现T-DMB、DMB-T等多个标准，并能覆盖VHF、UHF和LBAND等多个频段。本文所介绍的VCO设计采用如图1(a)所示的交叉耦合电感电容结构，相对于其他结构的VCO来说该结构更加易于片上集成和实现低功耗设计，并且利用LC谐振回路的带通滤波特性，能获得更好的相位噪声性能。
- 关键字：
宽带 LC VCO 设计 相噪 工艺 0.18 RF CMOS 基于
- 本文基于Peregrine(派更)半导体公司的单片数字步进衰减器(DSA，Digital Step Attenuator)产品系列，阐述了DSA通用设计方法、RF CMOS工艺以及这些器件的性能。
- 关键字：
CMOS 工艺 步进 数字
- IBM联盟开发出可在32纳米芯片中加速实现一种被称为“high-k/metal gate(高电介质金属栅极)”的突破性材料。这种新方法是基于被称为“high-k gate-first(高电介质先加工栅极)”加工工艺的方法，为客户转向高电介质金属栅极技术提供了一种更加简单和更省时间的途径，由此而能够带来的益处包括性能的提高和功耗的降低。通过使用高电介质金属栅极，IBM与联盟合作伙伴成功地开发出比上一代技术体积小50%的芯片，同时提高了众多性能。使用这种新技术的
- 关键字：
制程 工艺
- 资深评论人 莫大康
按国际工艺路线图指引,全球半导体07年才进入45纳米制程。其中英特尔首先采用高k及金属栅工艺,将CMOS工艺推向一个新的里程碑。连戈登摩尔也坦诚,由此将定律可延伸又一个10年。
此次中芯国际能成功与国际最先进的技术输出者,IBM达成45纳米的技术转让协议意义十分深远。
首先表征中芯国际愿意继续追赶国际最先进工艺水平,加入全球最先进
- 关键字：
45纳米 中芯国际 IBM 工艺
- 嵌入式实时系统开发的软硬件考虑和关键工艺,本文将描述嵌入式系统和实时系统的关键特性，并探讨在选择或开发硬件和软件组件的基础上开发高效嵌入式系统的解决方案，同时详细说明嵌入式系统和实时系统开发所特有的关键工艺技术。
- 关键字：
考虑 关键 工艺 软硬件 开发 实时 系统 嵌入式
- 与其说45nm刚刚走到我们面前，不如说我们已经可以准备迎接32nm工艺时代，因为据三星存储合作伙伴透露，今年底或明年初三星将开始试产30nm工艺半导体存储芯片，其闪存芯片更是早于Intel迈向了50nm量产阶段。无疑，我们只不过在Intel强大的宣传攻势下，认为似乎CPU才是所有半导体的制程工艺的领先者，但也许再向下Intel也会感到有些力不从心。
当然，我们今天讨论的重点不是谁的制程工艺更先进，而是要讨论45nm究竟该不该采用，亦或准确的说是要不要采用的问题。
从技术的角度来说，45
- 关键字：
半导体 制程 45nm 工艺 晶圆 成本 芯片
- 近期全球二线晶圆厂纷抢进0.13微米以下先进工艺，包括马来西亚晶圆代工厂Silterra、以色列晶圆厂宝塔半导体(Tower Semiconductor)分别宣布 ，计划以募资、借贷方式来扩充先进工艺产能，未来随着二线晶圆厂纷跳脱成熟工艺藩篱、迈入先进工艺，不仅恐造成先进工艺价格雪上加霜，并将让0.13微米、90纳米工艺不再是一线晶圆厂独霸天下，甚至得重新改写“先进工艺”定义。
目前90纳米、0.13微米工艺由台湾晶圆代工厂台积电、联电称霸，其中，台积电90纳米、0.13微米工艺各占营收比重达2
- 关键字：
晶圆厂 工艺 其他IC 制程
- VirtexTM-5系列产品的推出，使得Xilinx公司再一次成为向FPGA客户提供新技术和能力的主导力量。...
- 关键字：
工艺 纳米 散热 泄漏
- 101 LATCH UP 栓锁效应 当VLSI线路密度增加，Latch-Up之故障模式于MOS VLSI中将愈来愈严重，且仅发生于 CMOS电路，所有COMS电路西寄生晶体管所引起的LATCH-UP问题称之为SCR (SILICON-CONYROLLED RECTIFIER）LATCH-UP，在S1基体内CMOS中形成两个双截子晶体管P-N-P-N形式的路径，有如一个垂直的P+-N-P与一个水平N+-P-N晶体管组合形成于CMOS反向器，如果电压降过大或受到外界电压、电流或光的触发时，将造成两个晶体管互相
- 关键字：
工艺 微电子
- 151 RESOLUTION 解析力 1. 定义：解析力在IC制程的对准及印刷（Align & Print）过程中站着相当重要的地位，尤其演进到VLSI后，解析力的要求就更高了。它是对光学系统（如对准机、显微镜、望远镜等）好坏的评估标准之一，现今多以法国人雷莱（Rayleigh）所制定的标准遵循之。物面上两光点经光学系统头于成像面上不会模糊到只被看成一点时，物面上两点间之最短距离。若此距离越小，则解析力越大。（通常镜面大者，即NA大者，其解析力也越大）解析力不佳时，例如对准机对焦不清时，就会造成C
- 关键字：
工艺 微电子
- 1 Active Area 主动区（工作区） 主动晶体管（ACTIVE TRANSISTOR）被制造的区域即所谓的主动区（ACTIVE AREA）。在标准之MOS制造过程中ACTIVE AREA是由一层氮化硅光罩即等接氮化硅蚀刻之后的局部场区氧化所形成的，而由于利用到局部场氧化之步骤，所以ACTIVE AREA会受到鸟嘴（BIRD’S BEAK）之影响而比原先之氮化硅光罩所定义的区域来的小，以长0.6UM之场区氧化而言，大概会有0.5UM之BIRD’S BEAK存在，也就是说ACTIVE AREA比原在之
- 关键字：
工艺 微电子
5nm 工艺介绍
您好，目前还没有人创建词条5nm 工艺!
欢迎您创建该词条，阐述对5nm 工艺的理解，并与今后在此搜索5nm 工艺的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
