基于最佳接收的UART的设计与实现

　　4 综合与测试

　　UART设计完成后，采用Altera公司 的开发软件QuartusII综合实现，器件选用Cyclone系列的FPGA——EP1C12Q240C8。整个UART占用了120个FPGA的逻辑单元(LE，Logic Element)。可以说所耗逻辑资源非常小，而且使用方便，适合工程使用。

　　为了测试这个UART的IP的工作稳定度，采用串口助手以各种速率不间断发送数据流给UART进行接收测试并回发，在每次长达15分钟的不间断接收并回发数据的测试过程中，UART的通信错误是0。在性能上，比以前设计的UART(基于单次采样而不是基于最佳接收)大为提高，而消耗的逻辑资源基本一致。目前这个基于最佳接收的UART的IP已经在本研究所的FPGA产品中推广，获得一致好评。

　　参考文献

1 缪众林，丁克忠.带硬件地址识别的UART IP的设计和实现.电子技术应用，2004；30(6)
2 李群芳，黄 建.单片微型计算机与接口技术.北京：电子工业出版社，2001
3 樊昌信.通信原理(第5版).北京：国防工业出版社，2001
4 Bernard Sklar.Digital Commun-ications Fundamentals and Applications(Second Edition).Beijing：Publishing House of Electronics Industry，2002
5 Cyclone_device_handbook.Altera Corp，2003，10