电源管理IC是DDR SDRAM存储器的理想选择

　　最后，应选择足够大的VREF电流(IREF)，使VREF电源具有足够低的阻抗以提供良好的抗干扰性(小于5mA)。综上所述，128MBDDR存储器的主要静态设计参数如下：

　　VDDQ=2。5V；

　　IDDQ=0。396A(平均值)或者3。11A(峰值)(提供电流)；

　　VTT=VDDQ/2=1。25V；

　　ITT=0。528A(平均值)，3。11A峰值(提供和吸收电流)；

　　VREF=VDDQ/2=1。25V；

　　IREF=5mA。

　　当然，除了向终端负载供电外，如果VDDQ还向其它负载供电，则必须相应增大其容量。

　　瞬态工作模式

　　DDR存储器的官方文件JEDECJESD79andJESD8-9规定，VTT电压必须等于VDDQ电压的一半，且误差必须小于±3%。这个误差应该包括信号线转换引起的总线上的负载瞬变。但若要估计VTT电源所需的电容大小，还缺少两个必要参数。JEDEC规范没有说明VTT跟随VDDQ变化紧密程度(两者的差别)，也没有规定VTT的最大负载瞬态。

　　实际上，该规范希望使噪声容限最大化，因此不强制VTT在所有时间都等于VDDQ的一半，两者差别越大，系统就越鲁棒。因此，产生VTT最好需要一个带宽较宽的开关转换器。

　　对于VTT负载瞬态，电流将从+3。11A阶跃到－3。11A，从提供电流转到吸收电流。这个具有40mV窗口的6。22A阶跃需要一个有效串联电阻(ESR)仅为7mΩ的输出电容，但从两个方面的实际考虑可以降低这个要求。

　　首先，实际的DDR存储器并不真正需要3。11A的电流，测量表明典型电流在0。5~1A范围内。其次，吸收电流和提供电流两种状态的转变非常快，以致转换器检测不到过渡过程。为了从最大正向电流转到最大负向电流，要求总线从全1转到全0，然后在至少等于转换器翻转间隔的一段时间内，保持该状态不变。因为这个时间间隔为10μs数量级，总线的工作频率为100MHz，所以需要在全0状态保持1000个周期。这样，事实上VTT输出电容的ESR大约只需要40mΩ。

　　待机工作模式

　　DDR存储器支持待机工作模式。在这种模式下，存储器保持其内容而不再进行寻址访问，可在处于待机状态的笔记本电脑中看到这种工作模式。在待机模式下存储器芯片没有通讯活动，因此VTT电源可以关闭以节省电能。当然，VDDQ必须处于工作状态以使存储器保持其内容。

　　线性调节与开关调节

　　正如前面提到的，DDR系统的平均功率消耗为：PDDQ=990mW，PTT=660mW。总功耗为PTOTDDR=990mW+660mW=1650mW。比较而言，一个同等容量的DRAM系统消耗功率为2040mW。

　　如果为VTT端接一个线性调压器，根据VOUT/VIN=VTT/VDDQ=0。5，该PTT功率只有50%的使用效率，这样额外的660mW功率就消耗在VTT调压器上，从而使整个功率消耗上升到1650+660=2310mW。这个数值大于SDRAM存储器消耗的相应功率，这使DDR存储器的优点不复存在，而只有低功耗的虚名而已。

　　至于PDDQ的推出，相对于传统3。3V的电源，大多数电源优势来自于2。5V的VDDQ。但是在典型的PC环境中，电源提供3。3V电压，而不是2。5V电压，2。5V电压需要由主板来提供。另外，除非采用一个有效的调压机制来产生VDDQ，否则就会丧失低功耗的优势。因此开关调压将成为处理DDR存储器PDDQ和PTT功率的最佳选择。

　　在采用DDR2的情况下，VDDQ从2。5V下降到1。8V，VTT从1。25V下降到0。9V，吸收/提供电流的能力为±13。4mA，因此DDR2存储器所消耗的功率要比第一代DDR小很多。

　　例如，DDR2-533的功耗大约只有DDR400的一半。前面针对DDR所做的所有静态和动态分析也适用于DDR2。DDR2的终端设计与图1中所示的DDR的终端略微有些不同，它的终端电阻集成在存储器片上，而非布置在主板上，另外还需要一个外部VTT终端电压。由于DDR2的功耗很低，因此可以使用线性调压器，特别是当简洁和低成本比减小功耗更重要的应用中，更是如此。