电力完整性和电压问题越来越难以检测和解决

无论芯片设计师和架构师采用何种工艺技术或目标市场，电压和功率完整性正变得越来越关键和具有挑战性。

各种特征不均地争夺电流，增加了工程师们需要理清的约束和可能的交互，以确保可靠性。这些问题包括电压转换挑战、不同技术节点中低压与高压特性的混合，以及因工作负载和使用情况而变化的热量管理。一般来说，晶体管越多，对电流的需求越大。问题在于需求不稳定，可能导致电压下降和电源完整性问题，因为SoC或多芯片组件中的多个设备试图同时抽取电流。更高的电流需求可能导致导线和器件失效，而现代芯片晶体管数量增加和更高工作频率的加剧了这种情况。

矛盾也在不断增加。在像AI机架这样的系统中，电压从12V提升到48V，以在不增加电流的情况下提供更多功率。然而，将48伏转换为半导体元件使用的低电压具有挑战性，可能导致功率损失。人工智能、物联网、高性能计算和汽车等应用需要设备在较低电压下运行，以降低功耗并管理热量。这种低压作提高了对工艺变化的敏感度，缩小了噪声裕度，并引入了更大的时序不确定性。随着技术扩展到7纳米及以下，电压和功率完整性相关的挑战变得更加突出。较低电压和更小的几何形状增加了制造差异的影响，使得准确建模和预测设备行为变得更加困难。更多设备的集成以及采用2.5D和3D系统等先进封装技术，提升了烫的芯片负载，需要高效烫的管理层确保运营的可靠性。

所有这些因素都需要事先理解。据Synopsys逻辑库IP和IO IP产品线产品管理高级总监Josefina Hobbs介绍，随着应用在不牺牲性能或可靠性的前提下，要求不断降低的功耗，电压设计压力正在加剧。

受电压问题影响的应用领域包括：

• 人工智能与物联网：设备需要极高的能效以延长电池寿命，通常在非常低的电压（0.4伏及以下）下运行。人工智能处理器，尤其是用于边缘和可穿戴设备的，必须支持本地、低功耗计算和频繁的内存访问。

• 高性能计算：高性能计算系统面临显著压力，需降低热能和能源成本。降低服务器集群的电压有助于管理功耗和冷却需求。

• 汽车：电动汽车需要最大化续航和可靠性，因此低压运行至关重要。信息娱乐系统和传感器阵列等功能必须以极低的功耗提供高性能。

• 加密：加密SoC运行大量并行工作负载且活动率高，使得能效对于数据挖掘业务的盈利至关重要。

这些市场细分对电压和电力完整性带来的挑战尤为敏感，因为它们需要高性能和能效来满足其具体需求。

西门子EDA数字设计平台分析高级产品管理总监Joseph Davis表示：“芯片设计的大部分工作都关乎获得合适的功能和时机，但在很多过程中，设计师们假设可以从引脚到器件再到门极之间获得完美的电压。”“但最后，他们做了真正的分析，说，'等等，我把这些东西都放到芯片上了。这些东西都在试图同时抓取电流，从而产生电压降。我能获得足够的电力让它按预期工作吗？”电源完整性工具在说，'我能给这些设备提供足够的电力，让它们在窗户内按我预期的方式工作吗？'”

这些日益复杂的问题给芯片设计的各个方面带来了巨大压力，因此在开发过程中及早期解决电压和电力完整性问题变得愈发重要。随着设计师们面对这些现实，讨论转向这些因素如何影响长期器件可靠性以及现实半导体系统中面临的实际挑战。

“如果我电流过大，会导致线路断裂还是设备故障？情况越来越糟，因为我们做得更多，拉更多电流，在更高的频率下工作，“戴维斯说。“我们所做的事情规模、你塞进去的晶体管数量，以及这些设备越来越大，[让这更具挑战性]。你看看NVIDIA芯片上的晶体管数量、门数，它就不再是芯片了。它是一个芯片组件。对于最大的骰子来说，它们已经不再只是一个骰子了。它们是系统。它是一个2.5D或3D系统，而不是单个芯片。这意味着最大的问题就是规模。问题是一样的，只是因为问题更多，问题更大。”

一个有趣的问题是，一些系统，比如AI机架，是从12V电压转换到48V到服务器机箱，然后再转换为5V、1V或更低的半导体元件。

“从12V升级到48V是为了在不增加电流的情况下提供更多电力，从而允许使用现有的线路，”Rambus的著名发明家Steve Woo表示。“然而，从高48伏转换为半导体元件使用的较低电压更具挑战性，因为转换过程中存在一些损耗。而且从48伏这样的高电压转换到半导体元件使用的标准电压也很棘手。因此，一个挑战是实现高效的转换，可以使用新的电源管理组件来提高转换效率，并使其转换更靠近消耗电力的设备，从而保持转换功率的质量。”

这些问题在知识产权设计上相似但又不同。Synopsys的Hobbs指出：“特别是对于基础IP嵌入式存储器和逻辑库，工程师面临一系列日益复杂的挑战。”“在0.5伏或以下运行存储单元会带来可靠性问题，因为工艺变化和老化效应会降低读写稳定性。对于逻辑库，深度低压作提高了对片上变化的敏感度，缩小了噪声裕度，并引入更大的时序不确定性，从而使表征和验证更加复杂。”

在单一SoC中跨多个功率域的集成，尤其是在多轨架构中，进一步增加了设计和测试的复杂性。霍布斯表示：“向7nm及以下先进技术节点的转变加剧了这些挑战，晶体管变异性更大，低电压对整体性能和良率的影响更为显著。”“这些挑战在高性能、超低功耗应用中尤为关键，如移动人工智能、汽车安全和大规模高性能计算。解决这些问题是实现高效可靠下一代解决方案的关键。”

电压相关的挑战也延伸到基础IP嵌入式存储器和逻辑库IP设计，使其建模变得越来越困难，尤其是随着技术向更低电压和更小几何尺寸的扩展。

她说：“在较低电压和更小的几何结构下，制造差异对器件行为的影响更大，导致非线性和不对称的统计分布。”“其次，电压降低会削弱信号强度，使得设置和保持时间的违规更为微妙，也更难准确建模。第三，诸如老化导致的内存写入失败等效应可能仅在长时间运行后出现，需要复杂的长期模拟。第四，随着设计集成更多不同电压下的领域，细微相互作用和极端失效的可能性增加——但在测试中预测变得更加困难。”

验证问题
这些日益复杂的电压管理和工艺变异为现代系统中更严峻的验证挑战奠定了基础。随着设计团队面临确保在多种工作条件下可靠性的压力日益加剧，数字与模拟验证之间的相互作用愈发明显，尤其是在涉及动态负载和多域电力架构时。

“尤其是在负载条件完全不同的系统中，验证所有这些不同状态和情况非常困难，”弗劳恩霍夫IIS自适应系统工程部高效电子部门负责人、先进系统集成组负责人安迪·海尼格指出。“比如说，如果你有一个多核系统，只有四个核心，情况会非常多。一台可以开10%，其他开机时开一台，它就开90%。这些动态负载让人很难理解你需要的覆盖范围。”

这在混合信号设计中尤其成问题。“这里常常出现的大问题是数字验证工具与模拟的结合，因为这种动态行为始终是模拟行为，而将验证方法结合起来非常困难。如果我们想和包裹一起核对，通常看起来它没有完全验证和验证，或者没有像我们会做的那样充分验证和确认。因此，对数字对象本身及其功能进行了大量验证。我们相信未来会遇到更多问题，因为电压调节器通过封装传递到晶体管的功率不确定性。”

在高级封装和大型SoC中，这也存在问题。“你经常会看到英伟达在功率传输方面遇到困难，”海尼格说。“过去AMD和英特尔的一些工艺也在功率输出方面遇到了困难。英特尔甚至撤回了一些处理器。围绕此事有很多讨论，但最终并不完全清楚这是否真的是电源输出的问题。他们提出了一些软件修复方案。虽然仍有问题存在，也有失败，但具体原因尚不清楚。我们预计部分问题来自电力传输网络。”

选择有限
仔细观察电压调节趋势会发现更多细致 入微挑战。随着技术节点不断缩小，关于电压能降低到多远以及对可靠性的影响，对工艺工程师和知识产权设计师来说变得越来越紧迫。

“降低电压很难，因为我们越来越接近阈值电压了，”Rambus的Woo解释道。“工艺工程师致力于在每个新工艺节点提供不同类型的晶体管，以平衡晶体管的性能和功耗。随着工艺几何结构的推进，这变得更具挑战性。芯片设计师依赖工艺技术中提供的晶体管，并利用这些构建模块组装芯片。”

从IP设计角度看，3纳米和2纳米的进一步电压标控更为复杂，因为工作电压接近晶体管阈值，存在可靠性和性能风险。“因此，我们专注于在知识产权架构、先进辅助技术和复杂的特性分析方法上创新，以应对这些挑战，”Synopsys的Hobbs表示。“除了实施先进的电压分级外，还必须考虑共同优化IP设计，实施稳健的辅助方案，并利用先进建模技术，以实现最先进节点的能效和可靠性。”

这些电压和可靠性问题与芯片设计的物理现实紧密相连，尤其是在器件尺寸逐渐缩小到越来越小的情况下。随着讨论从理论层面的电压调节和功率域集成转向，必须考虑寄生效应、线路延迟以及对信号时序和功率完整性的具体影响。

“电阻升高，电容升高，这使得器件间的寄生效应更加重要，”西门子EDA的戴维斯说。“而且这会影响设备之间的延迟。我们一直都有同样的问题，但情况会更糟。然后，当你推动边际时，几十年前我们常谈论的关键路径。关键路径有哪些？如果你只有几个关键路径，你会浪费面积，所以你要尽可能多地把网子推到临界点，或者尽可能接近临界点，这样你才能最高效地利用你的区域和性能。结果是一切都处于边缘，利润率大幅降低。因此，你的近似必须更精确，误差范围会降低，而随着技术的推移，这个问题只会变得更难，误差范围也会降低。这意味着你需要更好的建模，你必须运行更多场景，也必须更加小心。”

随着这些物理和架构限制不断加剧，追求精确建模和高效验证变得更加重要。这一挑战的汇聚凸显了在功率完整性分析中，在精度与实用性之间取得适当平衡的重要性，尤其是在设计者应对先进工艺节点固有的缩小余量时。

戴维斯说：“电力完整性其实就是规模和近似——足够准确。”“做正确的事，你永远做不到。你会做完整的提取，运行SPICE模拟，然后几年后再回来。电力完整性作为市场细分存在的原因在于，在任何大型电路上都不可能做到。所以你有寄生效应的近似值，也有器件作的近似值。你拥有所有这些，然后还有电路工作的近似值。这些近似的准确性非常重要，随着近似的深入，你需要模拟更多效应，才能在同一个环境下实现近似。此外，作为降低边距的部分，你现在会获得故障能力，而之前你可以忽略它。那时信号要么一起到达，导致你非常不想要的同时切换，要么稍微延迟到达，开始切换。”

新方法
在建模需求不断增加和设计利润率缩小的背景下，工程师们正在探索新的策略，以在现实应用中解决电力完整性和可靠性问题。一种日益受到关注的方法是采用更细致的电压管理技术，这为先进系统设计带来了机遇和权衡。

但Rambus的吴强调这是权衡。“更高的电压水平可以更好地根据电路需求调整电压，”他说。“但系统或芯片必须产生更宽的电压范围，这会增加成本和复杂性。”

主动电源管理，即芯片内配备传感器以测量电压降并修正时钟或其他影响功耗和红外降的途径，是另一种选择。戴维斯称这“绝对可行且有用的工具。这是一种你可以说，'我不可能一开始就知道所有事情。因此，我会在现实生活中动态调整它。”这在行业中已经有一段时间了，近几年也有一些创新。从某种意义上说，它是你的保险。但你可以把它比保险更进一步地做主动管理。我能降低利润率，因为我能主动管理。这是一种更稳健、稍微优化边际的方法。这些传感器和实际实现的控制系统占用了空间，但如果你能随着时间实现更高的可靠性和性能目标，那对长期和关键任务应用来说是巨大的胜利。我们在高性能计算、人工智能等领域看到很多类似现象。”

鉴于这些主动管理策略以及流程技术和验证方法的持续演进，架构师和SoC设计师应如何实际将这些洞见整合到设计流程中？

Synopsys的Hobbs表示：“实现可靠的低压设计核心在于一个全面、多层次的战略。”“先进的表征和验证技术，包括基于机器学习的LVF、基于矩的建模和高σ蒙特卡洛模拟，对于准确捕捉工艺变化和时序行为至关重要。设计架构师应利用协同优化的知识产权、设计流程和EDA工具，以应对变异性并确保可靠性。实施诸如高级读写方案、功率门控和动态电压与频率缩放（DVFS）等辅助技术，有助于在保持可靠性的同时管理功率。对于具有激进电压或性能目标的应用，可能需要与IP提供商合作开发定制的内存架构和逻辑单元。此外，设计鲁棒性，包括额外的时序余裕、轨间脉冲检查和时钟偏移建议，是关键。持续的创新和团队合作是低压解决方案成功的关键。”

同样，任何芯片设计的一部分都需要理解工艺规则及其对性能、功耗和面积的影响。“设计团队会研究工艺规则的影响，并在芯片设计中加以考虑，”Rambus的Woo说。

此外，为了缓解设计过程中早期提到的一些问题，可以进行更多的仿真和验证。但弗劳恩霍夫的海尼格表示，他不确定这是否被视为一个大问题。“人们花费大量时间和金钱验证功能，逻辑确实完成了它必须做的事情。有时候真的很难理解为什么公司对电力传输网络做得这么少。此外，我们看到汽车行业的产品，公司在功能安全上投入大量时间，也看到他们如何设计封装上的电力传输网络。它从未关注功能安全方面，以及他们对处理器本身所做的工作。”

结论
面对这些多方面的挑战以及不断演变的设计方法，建筑师和设计团队今天可以采取哪些实际步骤，以主动管理电压问题，避免项目中的高昂风险？

这个问题不容易回答，因为它是一个设计问题，没有单一工具能解决所有这些问题。西门子的戴维斯说：“这比单纯使用工具更复杂，因为它是一种方法论，目前还没有为所有这些作品设计出完美的模型。”“大家都在努力。它发展得非常快，工具也在快速发展。但归根结底，现在这真的取决于周密的规划、精心划分和真正的工程工作。”

最后一个考虑是，这些挑战不仅仅发生在最先进的技术上。戴维斯说：“你开始看到，尤其是在2.5D和3D技术下，先进技术与更成熟的传感器技术的混合，涵盖了各种不同部件，这些部件被组装成这些更复杂的系统。”“即使是成熟技术，如今图像传感器和其他类型的传感器也在发生很多变化。红外传感器、无线电传感器、激光雷达传感器和视觉传感器并不全是汽车领域的。其中一些应用涉及智能城市等自动化应用，以及各种不同的领域。他们正在安装图像传感器。他们把芯片模具粘合在一起，让它们能协同工作。这意味着你现在会遇到所有这些堆叠问题，而这些问题可能发生在90纳米或180纳米技术上，而不是2纳米。前沿行业面临的许多挑战也推动着更成熟的技术。所以别以为只是矛头的尖头。”

从根本上说，对于电源完整性问题，芯片是否能通过的绝对确定性取决于电路设计、其使用方式以及设计的实施地点和方式。戴维斯补充道：“要完全预测你的芯片是否能通过，你需要知道所有可能的真实组合，并且确保它能为所有设备提供足够的电流和电压。”“这不是解决不了的问题。只能近似。”