新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 半导体巨头对high-NA EUV态度分化

半导体巨头对high-NA EUV态度分化

作者: 时间:2025-07-01 来源:icspec 收藏

据外媒报道,近期,一位匿名英特尔高层提出一种颇具争议的观点:未来晶体管设计,例如GAAFET和CFET架构,可能会降低芯片制造对先进光刻设备的依赖,尤其是对EUV光刻机的需求。这一观点无疑对当前芯片制造技术的核心模式提出了挑战。
目前,ASML的极紫外光(EUV)及高数值孔径(high-NA)EUV光刻机在先进制程中扮演关键角色,通过曝光步骤将电路设计转印至晶圆,随后通过沉积和蚀刻工艺形成晶体管结构。然而,该英特尔高层认为,随着GAAFET和CFET等3D晶体管结构的发展,芯片制造将更依赖蚀刻技术,而非单纯依赖光刻设备。他强调,这些新型晶体管结构需要“从各个方向包裹栅极”,因此横向去除多余材料成为关键,制造商将更加注重蚀刻工艺,而非延长晶圆在光刻机中的处理时间。
英特尔在推进技术上表现积极。据英特尔晶圆代工技术长兼营运长Naga Chandrasekaran透露,该公司计划使用光刻技术制造14A芯片,并预计于2027年开始试产,2028年实现量产。然而,这一技术的高成本可能让客户更倾向于选择Low NA EUV光刻技术,这为英特尔带来了不小的市场风险。
相比之下,台积电和三星电子对技术的态度显得更加谨慎。据台积电高层张晓强透露,台积电的1.6纳米级(A16)和1.4纳米级(A14)制程技术不会采用high-NA EUV光刻机,而将继续使用Low NA EUV光刻机。台积电预计在2028年实现1.4纳米制程的量产,与英特尔的14A节点时间表相近,但技术路径却截然不同。
三星方面,尽管已引入ASML的TWINSCAN EXE:5000 high-NA EUV光刻机,但韩媒报道称,三星和SK海力士均决定推迟在DRAM生产中引入该技术,理由是设备成本过高以及DRAM架构即将发生变化。此外,三星在逻辑芯片生产中采用high-NA EUV技术的计划也可能延后,显示出其与台积电类似的技术保守倾向。
总体来看,尽管ASML的high-NA EUV光刻机被视为未来制造的关键设备,但英特尔、台积电和三星这三大巨头对其实际应用的态度存在明显分歧。英特尔选择激进推进,而台积电与三星则更倾向于观望,这一分化或将对未来技术发展产生深远影响。

本文引用地址:https://www.eepw.com.cn/article/202507/471897.htm


关键词: 半导体 high-NA EUV

评论


相关推荐

技术专区

关闭