FPGA：图形 LCD 面板- 视频发生器

在能够在面板上显示任何内容之前，我们需要生成视频同步信号（H-sync 和 V-sync）。

本项目使用的液晶屏具有以下特点：

• 单色，分辨率为 480x320（约 150000 像素）。

• 同步接口，4位数据接口（每个时钟输入4个像素）。

• 没有屏幕外时间。

使用 4 位数据输入时，我们需要水平 480/4=120 个时钟。使用 320 行，一个完整的视频帧需要 120x320=38400 个时钟。

代码如下所示：

parameter ScreenWidth = 480;
parameter ScreenHeight = 320;
reg [6:0] CounterX;  // counts from 0 to 119
reg [8:0] CounterY;  // counts from 0 to 319
wire CounterXmaxed = (CounterX==ScreenWidth/4-1);
wire CounterYmaxed = (CounterY==ScreenHeight-1);
always @(posedge clk)begin
  if(CounterXmaxed)
    CounterX <= 0;  else
    CounterX <= CounterX + 1;
    end
    always @(posedge clk)if(CounterXmaxed)begin
  if(CounterYmaxed)
    CounterY <= 0;  else
    CounterY <= CounterY + 1;
    end
    reg HSync, VSync;
    always @(posedge clk)begin
  HSync <= CounterXmaxed;
  VSync <= CounterYmaxed;
  end

现在，让我们提供要显示的数据 - 首先是一些图形，然后是一些文本。