Ashling宣布RiscFree支持Arm和RISC-V的同时调试

　　Ashling是一家嵌入式开发工具提供商，日前宣布在Ashling的RiscFree中为异构多核Arm和RISC-V开发提供高级支持IDE和调试器。该解决方案允许复杂的多架构、多核异构项目的开发人员使用连接到多核目标设备的单个调试探针。

本文引用地址：https://www.eepw.com.cn/article/202010/419671.htm　　越来越多的设计师开始转向多核设计，并将不同的处理器架构（即异构内核）集成到单个SoC上。随着工业、汽车、医疗、电信、人工智能和物联网设计的发展和需求，SoC设计变得越来越复杂，需要组合多个CPU核（如Arm和RISC-V）已成为一种必须，而不仅仅是奢侈品，以满足新兴市场的需求，包括功能、性能和功耗要求。
　　Ashling RiscFree IDE现在为嵌入式开发市场提供了一个工具集，使用一个调试器实例，使用JTAG或Arm SWD Coresight核心调试接口编程和调试Arm和RISC-V嵌入式设备的任何组合。
　　“我们很高兴宣布RiscFree与我们的Arm和RISC-V客户和生态系统合作伙伴密切合作，为Arm和RISC-V设备提供多核、同步调试支持。”Ashling董事总经理Hugh O'Keeffe表示，“随着多核设计的激增，我们相信Arm和RISC-V内核SoC的结合将在包括人工智能和基于物联网的设计在内的市场上建立强有力的立足点。”
　　结合Ashling的硬件调试和跟踪探针，RiscFree在同一个调试实例中提供专用的调试视图，允许同时对所有目标核心进行可见性和控制。