FPGA的功耗概念与低功耗设计研究

　　IGLOO的内核可以支持1.2 V或1.5 V供电，1.2 V的内核电压比1.5 V的内核电压可以节省36%的动态功耗。可由式（1）推导出来，动态功耗与内核电压的平方成正比，所以1.2 V的IGLOO系统比1.5 V内核电压的系统可以节省更多的功耗。

（3） 低功耗的Flash*Freeze模式

　　IGLOO具有一种独特的Flash*Freeze模式。在这种模式下可以让FPGA进入睡眠状态。在这种模式下最低的功耗可达2 μW（IGLOO的Nano系列），并且能够保存RAM和寄存器的状态。进入和退出这种模式只需要通过FPGA的Flash*Freeze引脚控制即可，进入和退出只需要1 μs，非常方便。

（4） 具有低功耗布局布线工具

　　Actel提供免费的开发环境——Libero，并充分考虑了低功耗的设计，在软件中增加了功耗驱动的布局布线。在该方式的驱动下，软件自动以最低功耗的方式来布局并走线，类似于PCB绘制时的布局与走线。其中影响最大的是时钟的走线，因为在大部分的设计中时钟对功耗起了关键性的影响。经过功耗驱动的布局布线以后，时钟走线变得更有规则，连线也尽量短，从而大大降低了功耗，通过该方式最多可以节省30%的功耗。

　　另外，在Libero软件内部集成的Modelsim仿真软件中，提供了功率估算工具。它用于分析实际器件利用率，并结合实际的适配后仿真数据，给出实际功耗数据，可以在完全不接触芯片的情况下分析设计改变对总功耗的影响。

3 小结

　　通过上面的分析,了解了FPGA功率损耗的相关原理和影响功耗的相关因素。设计者通过优化自己的设计和注意某些具体情况,可以在FPGA设计中实现低功耗。通过一款具体的FPGA产品了解其低功耗的解决方式，为设计提供了指导。FPGA均可在相应的操作环境下进行仿真，从而了解功耗的具体使用情况，针对相应的情况进行修改。另外，还可采用优化的算法来减少多余和无意义的开关活动，来实现低功耗的解决方案。

参考文献

[1] Degalahal Vijay, Tuan Tim. Methodology for High Level Estimation of FPGA Power Consumption: Proceedings of the 2005 conference on Asia South Pacific design automation［C］, 2005.

[2] 王诚,等.Altera FPGA/CPLD设计基础篇 [M].北京:人民邮电出版社,2005.

[3] 熊磊.FPGA设计中功率损耗的研究[J].信息技术,2008(10):82.

[4] Yang Arthur.降低FPGA功耗的设计技巧和ISE功能分析工具[OL].[2009531].

[5] 刘明章.基于FPGA的嵌入式系统设计[M].北京：国防工业大学出版社,2007:26.

[6] 周立功.最低功耗的高门密度可重编程FPGA解决方案[EB/OL].[20091027].