基于CPLD和AD9857的数字化多模式调制单元设计

　　编写软件可采用MAX+PLUS II作为平台， 采用模块化的方式， 并结合VHDL和原理输入方式来完成， 初始化模块的原理图符号如图3所示。

图3 初始化仿真符号

　　图4所示是初始化部分的MAX+PLUS II仿真结果。

图4 初始化仿真结果

　　1.3 调制数据的并行连接

　　AD9857 的并行接口主要由14位数据线D0～D13、时钟信号PDCLK、传输使能Txenable组成。

　　为了使该电路具有多种调制模式， 可将调制模式数据存储在EPROM CY7C291中， A0～A13为数据地址， A14～A15为调制模式选择。CY7C291的低14位数据D0～D13与AD9857的并行数据口连接，时钟信号由AD9857的PDCLK引脚提供。其并行连接关系如图5 所示。

图5 并行数据口连接电路

　　2 调制信号的生成

　　2.1 相位编码调制信号的生成

　　通常任意已调信号可以表示为:

　　若令： I (n) =cosФ (n)， Q (n) =- sinΦ (n)，则I (n)、Q (n) 即是已调信号对应的I、Q基带数据。该跟踪雷达使用0、π相位编码信号， 在式(1) 中： 若I (n) =0， Q (n) =FFH (低8位全是1)，则： S (n) = sin (ω0n)； 若I (n) =FFH (低8位全是1)， Q (n) =0， 则S (n) =cos (ω0n)。